片上网络在数据传输过程中可能遭受到由各种原因产生的故障,使片上网络通信的可靠性成为片上网络研究的一个重要分支。采用基于编码的方式实现片上网络数据传输中的故障检测,并配合控制机制和算法,来达到故障恢复或避开故障区域的目的,是当前较为有效的容错方法。本文的主要工作是研究片上网络数据传输中的容错机制,在Synopsys公司的EDA平台下使用Verilog HDL语言设计具有容错机制的路由器,并进行仿真与综合,通过该路由器组成4×4的片上网络,对所设计的容错机制进行性能分析。本文首先讨论了片上网络可靠性通信的主要研究内容和国内外的研究现状,在此基础上给出了进行片上网络可靠性研究与设计的关键技术与基础。针对瞬时故障,采用基于编码的检错方式分别实现了具有点到点检错重传和端到端检错重传功能的容错路由器,并从容错能力和系统开销等方面对两种容错机制进行了评估。为了解决深亚微米工艺下的主要瞬时故障源,本文提出了一种新的编码方案,使片上网络通信链路上传输的数据能够在降低串扰的同时提供检错能力。最后,改进针对瞬时故障的容错机制,实现了对永久性故障的检测与定位,完成了针对永久性故障的容错路由器设计。该路由器能够支持依据网络链路故障动态调整路由路径的动态路由机制,有效地解决了传输链路上永久性故障的容错问题。本文设计的一整套容错方案,能够解决片上网络数据传输中的可靠性问题,可以为构建容错路由器、研究可靠性编码方案、构建容错片上网络体系结构提供有效的参考。