论文部分内容阅读
随着电子、通信技术的飞速发展，高速电路印制板图设计正面临新的挑战。信号完整性分析变得非常重要。传统的信号完整性分析方法侧重于由电路模型得到仿真结果。随着高速电路的不断发展，单纯的电路模型已经不能胜任建模的需要。一种有效地解决信号完整性分析问题的方法是将全波算法和电路仿真相结合。这样以来既能保留全波算法的精度，又能实现信号完整性分析当中关心的时域眼图或者时域反射(TDR，time-domain reflectometry)仿真。本文的主要工作如下: 1、提出了一种由全波算法计算频域参数到完整地实现对印刷电路板(printed circuitboard, PCB)走线信号完整性时域分析的仿真方法。该方法通过频域与时域分析相结合实现。在频域，采用全波的部分元等效电路法（PEEC，partial element equivalent circuit）计算PCB布线的频域参数，为了提高计算效率，通过Stoer-Bulirsch自适应频率采样(S-BAFS，Stoer-Bulirsch adaptive frequency sampling)方法快速得到宽频带采样。在得到频域结果之后再将其转换为时域信号仿真，解决信号完整性的眼图和TDR仿真问题。通过该方法可以优化拐角走线的形式;可以有效地仿真高速走线的脉冲响应等时域波形，并且对脉冲响应的波形进行分析，可以确定码间串扰的情况，从而实现最差眼图的时域仿真;可以通过实现仿真TDR时域波形，了解走线的阻抗不连续性。 2、提出了一种基于PEEC的三维结构层间互连线的信号完整性建模与分析方法。过孔是PCB走线层间互连的重要组成部分。过孔的结构复杂属于三维结构，需要专门针对过孔建模的信号完整性分析方法。该方法可以有效地用于过孔的建模与信号完整性仿真分析。通过仿真分析，可以对过孔结构中焊盘、反焊盘、孔径等参数进行优化设计。通过节点缩减技术，将得到的过孔等效电路模型进行缩减，可以更直观地分析过孔参数对其等效电路中电感或者电容的影响。最终结合走线的等效电路联合仿真，实现对层间走线的时域眼图仿真，为实现过孔的信号完整性仿真提供了一条新的途径。 3、提出了采用PEEC方法和有理函数拟合的等效电路混合建模的方案解决高速板间互连线的信号完整性分析问题。对于母板和子板上的PCB走线，采用全波的PEEC方法进行建模;对于高速背板接插件，由于高速电路的设计者不可能完全掌握这类高速接插件的结构参数，可以对接插件的导纳参数采用有理函数拟合方式，得到相应接插件的等效电路模型。最后，将各个环节的等效电路模型相结合，完成了板间高速互连线的时域眼图仿真和分析。通过对高速差分走线线间距的优化，设计出眼高最大的高速背板互连形式。