论文部分内容阅读
在集成电路的实现过程中,测试成为必不可少的一个环节。随着集成电路的规模越来越大,测试也越来越复杂,测试费用占整个半导体产品成本的比例也不断增加。片上系统(SoC)采用复用IP核为主的设计技术大大提高了芯片的生产效率、显著缩短了芯片开发周期、加快了产品上市时间等。但同时也带来了诸多问题:SoC集成度的日益增加,导致测试数据量随之激增,芯片时钟频率快速增长,给传统的自动测试设备(ATE)存储器和带宽带来了严峻的考验。目前测试数据压缩技术是解决SoC测试问题的一种有效的方法。本文在分析了多种有效的测试数据压缩方法后,提出了两种新的基于Huffman编码的测试数据压缩方法,其中主要内容有:(1)本文介绍了SoC和SoC测试技术的基础知识,以及SoC测试中遇到的问题,并着重分析和总结了几种基于Huffman编码的测试数据压缩方法。(2)本文提出一种基于变长输入Huffman编码的SoC测试数据压缩方法。在测试序列中直接对连续的“0”游程和“1”游程进行编码。通过部分游程翻转的方法,使用单独的码字对翻转操作进行标识,使得长度相等的“0”和“1”游程共用一个码字,从而减少了短游程的数目。它的解压体系结构由一个Huffman解码器和控制生成单元(CUT)组成,且不需要循环扫描移位寄存器。(3)本文提出一种基于最佳选择Huffman编码的测试数据压缩方法。在测试集划为固定长度数据块后,通过提高数据块之间的相关性,达到提高压缩率的目的。在所有不能编码的数据块中选取与模式块仅有若干位不同的数据块,并通过不同位进行标记的方法,复用发生频率较多的模式块,从而减少了不能编码块数,提高了压缩率。针对ISCAS 89的标准电路的实验结果表明,本文提出的两种编码方案均能有效地对测试数据集进行压缩,并且具有普遍适用性。