论文部分内容阅读
目前,人工智能、计算机视觉等的发展使得图像信息处理领域备受人们关注。尺度不变特征变换(Scale Invariant Feature Transform,SIFT)算法作为新特征提取算法的发源与典型代表,已被广泛用于图像特征检测和匹配。几何式增长的数据规模对SIFT算法的计算速度要求越来越高使得SIFT硬件加速电路变得越来越重要。因此,本文主要研究SIFT算法及其硬件加速电路的优化设计,实现高吞吐率的SIFT电路,从而加快图像特征检测与匹配的速度。本文首先分析SIFT算法中,卷积核大小与滤波方式对SIFT算法在响应、可重复性方面的影响,确定了7×7的高斯卷积核以及直接滤波的方式,降低了SIFT算法的算法复杂度。根据改进的SIFT算法,本文设计了一种优化的流水线并行处理结构,以像素为基础进行流水线操作,用于SIFT特征点的实时检测和SIFT特征描述符的提取。电路主要分为六个模块:高斯尺度空间建立模块,高斯差分尺度空间极值点检测与对比度检查模块,边缘响应消除模块,特征点梯度模值和方向计算模块,特征点描述符计算模块,归一化模块。为了提高计算速度并且减少硬件资源消耗,优化设计了边缘响应消除模块和归一化模块。对于边缘响应消除模块,采用二阶矩矩阵的计算方法不仅消除了图像边缘的特征点,而且根据产生的具有较大特征值的特征向量,可以确定特征点的主要方向,提高了图像匹配的匹配率,降低了算法的计算复杂度并减少了硬件资源占用;对于归一化模块,采用乘法器与移位器代替模块中所需的大量除法器,提升了计算效率并节省了大量硬件资源。本文的实验平台采用Artix-7系列型号为XC7A200T-1SBG484C的FPGA,通过Vivado和Matlab软件进行功能仿真与验证。实验结果表明:本论文设计的SIFT电路在进行图像匹配时可以达到85%的匹配精度;在最大时钟频率为55.9MHz时,能够在每个时钟周期(即17.9 ns)内提取SIFT特征描述符,且SIFT特征检测时间为5.55ms。该电路在处理分辨率为640×480的图像时,帧率高达175fps。