随着集成电路工艺技术的进步,特征尺寸的缩小,工作电压的降低,集成密度的提高和互连线以及标准单元之间间距的减小,深亚微米工艺下的物理效应变得非常严重而无法再被忽略,而这些物理效应给集成电路的数据保护带来了很多挑战,尤其是:(1)辐照环境下,单粒子翻转效应和单粒子瞬时脉冲效应对于深亚微米工艺下集成电路的影响;(2)面向全局连接的片上总线数据传输的传输方法设计。本文的工作主要针对下面两个数据保护的问题展开:(1)辐照环境下,深亚微米集成电路设计中的单粒子翻转效应和单粒子瞬时脉冲效应问题;(2)深亚微米工艺下VLSI中片上总线的高速低功耗和可靠性传输问题。针对第一个问题,本课题主要解决深亚微米集成电路设计中存在的辐照效应引起的软错误问题,以提高航空集成电路器件的可靠性,该课题对于大规模集成技术和航空集成电路器件设计有非常重要的意义。针对第二个数据保护问题,本课题的意义在于研究出合适的片上总线数据传输的解决方案以解决深亚微米片上总线数据传输方法的设计问题,也是为了支持以后片上网络(Network-on-Chip, NoC)设计中面向处理器之间的连接设计。本文第三章针对第一个数据保护问题,提出了软错误容忍计算系统(Soft Error Tolerant Calculation Systems, SETCS)的概念和定义了满足软错误容忍计算系统的条件;并把冗余余数系统(Redundant Residue Number Systems,RRNS)从计算机和通信领域引入到抗辐照加固领域。RRNS采用冗余的余数来实现纠错功能,是典型的软错误容忍计算系统。RRNS的独立性、并行性和纠错性被用来建立基于RRNS的加固体系架构,在该架构中,所有的余数可以进行独立并行运算,发生在运算中的软错误可以在后面的纠错模块中根据冗余特性进行纠错。在这种架构中,除了纠错模块和二进制到余数系统的转换外,没有其他运算。因此基于RRNS的加固方法有很高的有效性。本章针对单粒子单比特翻转效应,提出了RRNS、RRNS+G-RTMR(Guard-gate Register Triple Modular Redundancy)、RRNS+Pipeline-level TMR和RRNS+Module-level TMR等加固措施。评估体系和设计实例表明:当数据路径的流水数为104时,RRNS、RRNS+G-RTMR、RRNS+PTMR和RRNS+MTMR可以把系统的软错误率(Soft Error Rate, SER)从10-12分别降低为10-17,10-18,10-25和10-25,并且只会带来45.6-46.1%的额外面积开销,而引入的延迟开销可以忽略。设计实例进一步显示本章提出的方法甚至可以获得比未加固的设计更小的面积和延迟开销,这是因为RRNS可以降低运算的复杂度。本文第四章针对单粒子多比特翻转问题,提出了基于RRNS的组合方案RRNS+模块隔离(Module Isolation, MI)的加固措施。单靠RRNS无法解决单粒子多比特翻转问题,基于此引入物理设计方法-模块隔离,从而提出一种组合解决方案RRNS+MI。该方法利用RRNS和MI技术的特点进行互补以保证提出的加固措施不仅有很高的抗单粒子多比特翻转的能力,而且有很小的面积和延迟开销。设计实例表明:RRNS+MI在RRNS加固的基础上只需增加2%的面积开销便可以解决单粒子多比特翻转问题。基于RRNS的加固策略中,设计的重点和难点是加固架构中的纠错模块,而该模块的实现难度和计算复杂度很大程度上依赖于RRNS的纠错算法。本文第五章研究了RRNS与二进制系统(Binary Number Systems, BNS)的新性质,在此新性质的基础上,优化了基于RRNS的单错误纠错算法,从而提出了一种基于最优余数基选择的RRNS单余数错误纠错算法,该算法相对于以前的算法有更低的计算复杂度和开销。另外还提出一种分组算法,并对其进行分析讨论。本文第六章针对第二个数据保护问题提出了一种自适应均衡技术。这种自适应均衡技术在数据的传输过程中通过片上总线数据传输的输出实时地调节可变门限反相器的门限以达到提高片上总线的传输速率和传输可靠性的目的。为了进一步提高片上总线数据传输的传输速率和传输可靠性,结合物理设计,提出了一种基于均衡技术和间距规则技术的组合解决方案。该组合解决方案结合均衡技术和间距规则的各自优点来解决片上总线数据传输的延迟问题、功耗问题和可靠性问题。试验结果显示:采用组合解决方案的片上总线在52%的面积开销下,减少50%的延迟和节省42%的功耗,并且可以把片上总线的传输误码率从10-5提高到10-24,其性能远优于编码技术。