众所周知随着CMOS关键尺寸的变小,传统的二氧化硅栅氧介质已经不能满足关键尺寸为0.35um以及以下的要求。所以必须改变传统的栅极结构或者提高栅极的介电常数。在0.13um至65nm工艺中一般采用向栅极掺氮的方法来满足工艺要求,对于65nm及其以下工艺采用高介电常数的材料来制备绝缘栅。传统的掺氮处理是采用一氧化氮或者二氧化氮进行一定时间的退火达到氮的掺入。但由于0.13um及其以下工艺的氧化层较薄,栅的漏电流快速增长,从而降低沟道内载流子电迁移率。为了抑制这种效应,其中最常用的方法是在热生长氧化硅层上进行解耦等离子体氮化(DPN, Decoupled Plasma Nitridation)。 DPN技术是对薄的氧化层进行氮化处理,只对氧化层的上表面进行掺氮,而不会影响到硅和氧化层的界面。在DPN之前为了得到高质量的SIO2,现在采用ISSG(In-Situ Steam Generation内部蒸汽氧化)技术来制备高质量的SiO2,ISSG技术是指在高温和低压的情况下将氢气和氧气按一定比例形成SIO2。影响ISSG生长的因素主要有四个,怎样将这些因素在相互制约的情况下让采用ISSG工艺生长的ISSG质量最好是一个比较大的难点,本文通过实验找到最优的平衡点。DPN作为先进的绝缘栅掺氮工艺,在制备过程中控制氮浓度的分布非常重要,本文通过实验验证掺氮条件的改变对氮在绝缘栅中深度和浓度的分布发现DPN制备条件的变化不会改变氮的分布,氮浓度的变化只受DPN输出功率的影响,和制备压力没有关系。结合氮浓度的分布探讨在0.13um CMOS制造工艺中采用DPN进行绝缘栅氮化工艺与采用扩散炉热方法掺氮工艺的比较,尤其是在闪烁噪声1/f和NBTI(负偏压温度不稳定性)的对比,从而得出采用DPN方法掺氮可以减弱闪烁噪声和减小NBTI效应,也从中验证出通过DPN掺氮后氮的分布集中于二氧化硅的表层。本文也介绍了DPN之后的快速热处理工艺,介绍了DPN之后快速热处理选取一定比例氮氧气体的原因是由于在不影响氮浓度的情况下对氧化层缺陷的修复最有效的。本文研究了DPN这一相对于热扩散炉掺氮先进的绝缘栅氮化工艺技术,通过实验证明了其在NBTI效应和闪烁噪声1/f中相对于炉管的优势。