为满足片上系统不断增长的能效需求,低至近阈值区的宽电压静态随机存取存储器(Static Random Access Memory, SRAM)正逐渐成为业界的研究热点。作为SRAM的主体模块,存储单元及存储阵列对SRAM的性能和功耗水平具有决定性的影响。因此,研究存储单元及存储阵列在宽电压条件下的设计方法,对提升SRAM的整体设计水平具有重要意义。本文的设计方法是通过理论分析,得到存储单元及阵列关键指标关于相关参数的目标函数,确定满足指标要求时的参数范围或趋势,以指导电路的设计和优化,并通过流片测试验证该设计方法的有效性。主要工作包括：(1)分析和比较了常见存储单元及其读写辅助技术。结果表明采用6管存储单元并配合读写辅助技术能够实现较高的能效指标。(2)基于晶体管混合电流模型,建立了存储单元的良率模型和存储阵列关于延时、功耗和面积的层次化模型。(3)根据理论分析,确定了存储单元及阵列的技术方案,详细介绍了动态单元电压、抬升字线电压、位线分级、字线分割和阵列冗余的具体实现。为检验设计方法的有效性,本文以存储阵列为主体,基于中芯国际40nm工艺设计了一款64Kbits的宽电压SRAM,其在0.6V和1.1V电压下的延时分别为5.464ns和0.652ns,平均读写能耗分别为3.84pJ和12.95pJ,泄漏功耗分别为167nW和1.58μW。相比于中芯国际相同工艺、同等容量的高性能SRAM,本文SRAM在0.6V和1.1V电压下延时分别降低了63%和29%,能耗分别降低了54%和60%。