随着微电子技术和计算机科技的不断发展,高速器件的使用和高速数字系统设计越来越多。在这种设计中,由于系统时钟频率的迅速提高、信号跳变沿不断缩短和电路集成度不断增加,印刷电路板的线迹互连和板层特性对系统电气性能的影响越来越突出。 对于低频电路设计,互连关系视为集总参数,线迹互连和板层特性的影响可以不考虑。在高速数字电路设计中,一段导体不仅仅是导体,也成为具有分布参数的传输线,互连关系必须以传输线考虑,也必须考虑印刷电路板板材的电参数。因此,高速数字电路设计必须面对互连延迟引起的反射、串扰、过冲、振荡和同步开关噪声等信号完整性问题。 信号完整性问题能导致或者直接带来信号失真、定时错误、不正确数据以及系统误工作甚至系统崩溃,解决不好会严重影响产品性能并带来不可估量的损失。因此对于高速系统而言,在设计的过程中必须考虑信号完整性问题,并对设计进行仿真分析。 合理进行电路建模仿真是寻找信号完整性问题解决方法的重要途径。通过仿真分析,可以在PCB制作之前尽可能地发现隐藏的信号完整性问题,最大限度地减少因为信号完整性问题而导致的产品设计失败的概率,使产品一次开发成功成为可能,从而缩短开发周期,降低开发成本。 文章对高速数字电路设计中的信号完整性作了比较详细的分析与研究。主要内容是:介绍了分析和研究高速数字电路设计中信号完整性基础理论,包括高速电路理论、电磁场理论和传输线理论;在理论上分析了产生反射、串扰和同步开关噪声的原因;在实践上,利用了IBIS模型,结合Mentor公司的Hyperlynx仿真软件对给定电路模型进行反射、串扰仿真,并给出了通过端接技术减小反射的仿真波形和通过改变传输线间的距离和传输线长度对串扰的影响的仿真波形。总结了解决反射、串扰和同步开关噪声的方案或措施;探讨了高速数字电路设计中进行信号完整性仿真分析的策略。