论文部分内容阅读
数字视频是当前互联网、智能手机和智能电视等领域最普遍的应用。但高质量的原始视频信息在存储和传输的过程中需要耗费大量的存储空间和传输带宽，这对视频源的压缩技术提出了很高的要求。经过了20多年的发展，第二代信源编码技术已经较好的解决了存储和传输的问题，现在国际上的第二代信源编码标准H.264/AVC和我国自主的第二代信源编码标准AVS已经被广泛推广应用。目前，国际的第三代编码标准HEVC和我国自主的第三代编码标准AVS2已经制订完成。实际上，针对标准的高性能编码器还有待发展，尤其是高清视频实时编码芯片还比较少见，其原因主要是编码器技术较为复杂，在具体实现时需要设计很多优化算法以满足实际应用的需求。 运动估计模块是编码器中非常重要并且相当复杂的部分，设计高效的运动估计算法和架构能明显地增强编码性能且减少硬件资源消耗。运动估计包括整数像素运动估计(Integer Motion Estimation，IME)和分数像素运动估计(FractionalMotion Estimation，FME)，其中分数像素运动估计在视频编码中对压缩效率的提高作用很大，尤其是对于细腻运动的视频序列。因此为保证视频编码效果，FME算法都支持多参考帧、多种模式、以及所有的块划分模式，因此FME的复杂度较高同时实现也较为复杂。尤其是在面向高清实时编码的应用时，处理对象数量巨大，运算时间限制严格，对FME的处理速度及硬件资源的控制提出了更高的要求。 本文主要对分像素运动估计中分像素插值算法和分像素运动搜索算法进行了设计和优化，且针对高清实时编码器系统提出了分像素运动估计相应的整体架构设计和各个子模块的实现。最后还进行了整体的芯片面积和频率优化，以及给出了仿真和综合结果。提出的分辨率自适应插值算法相比于HEVC的算法，其Y、U和V的平均BD-rate节省分别为1.4％、0.7％和0.7％，且对甚高清视频(UltraHigh-Definition，UHD)最高能达到6.1％的码率节省。提出的SAD/SATD自适应搜索算法相比于经典的两步搜索法节省了20％的硬件资源和计算复杂度，性能上只导致2％的码率升高。通过仿真证明本文设计的FME VLSI(Very Large ScaleIntegrated Circuit)结构可以在120MHz时钟频率下进行实时的1080P视频编码，并通过Xilinx Virtex-6 FPGA开发板进行了验证。