Σ-ΔADC在工业控制、低频信号监测以及音频信号处理等领域一直有着不可替代的作用,其特点在于使用速度换取精度,对模拟电路设计的要求大大降低,在数字电路技术愈发先进的今天有着越来越重要的作用。本文首先介绍了微功耗高精度Σ-ΔADC的研究背景,总结了近年来国内外在低功耗以及微功耗ADC方面的研究现状,对部分低功耗Σ-ΔADC所采用的技术进行了分析。根据设计指标对Σ-ΔADC进行系统级设计,调制器采用二阶反馈结构(Cascade of integrators feedback,CIFB)、一位量化、过采样率1024,数字抽取滤波器的结构采用三级级联积分梳状滤波器(Cascaded Integrator Comb,CIC),对整个Σ-ΔADC进行系统级仿真以确保整个系统的功能和环路稳定性,同时为后续电路级设计提供设计约束。调制器电路的设计首先从降低电流的角度考虑,合理分配电流消耗,运算放大器的输入对管偏置在亚阈值区,使其在极低的电流下仍有较大的跨导;量化器采用无静态电流消耗的结构。数字抽取滤波器采用CIC滤波器结构,其优势在于整数系数,所以不需要乘法器和存储器,并且有一部分电路仅仅工作在数据输出的频率下。由于本设计所要求的信号带宽只有10Hz,所以采样频率也只有20.48kHz,在这个时钟下,CIC抽取滤波器的功耗非常低。电路仿真结果显示,调制器信噪比为89.3dB,有效位数14.55位;CIC抽取滤波器可以通过提高抽取率来提高ADC的信噪比。采用华虹0.35μm工艺完成整个Σ-ΔADC的版图设计,其中调制器部分采用全定制的设计方法,CIC抽取滤波器采用半定制设计方法,最终整体版图面积为1.8mm×1.68mm。对版图进行后仿真,信噪比大于88.2dB,有效位数大于14.35位。模拟电路消耗的电流小于24μA,数字电路消耗电流约为3.12μA,满足设计要求。