在计算机系统中，内存的重要性不言而喻。随着工艺特征尺寸不断减小，动态随机访问存储器(Dynamic Random Access Memory，DRAM)作为传统的内存技术，已面临着功耗、可靠性和制造工艺可持续性的严峻挑战。近些年来，凭借集成度高、功耗低且读性能与传统DRAM相近，相变存储器(Phase Change Memory，PCM)被视为未来内存技术的潜在候选者。在当前阶段，受到成品率和制造成本等因素制约，PCM还难以完全替代DRAM，因此，业界将DRAM与PCM技术相结合，构成DRAM+PCM混合内存系统，兼具良好性能与较高存储容量的优点，有望在下一代存储系统中得到广泛应用。　　本文将DRAM+PCM混合内存系统作为研究对象，对混合内存系统的性能、功耗和可靠性进行优化。本文的主要贡献及创新性研究成果包括:　　1.提出一种面向MLC PCM功耗效用的写管理方法。通过提高功耗利用率，解决MLC PCM能耗需求与系统供电预算不匹配的问题，提升系统性能和内存带宽。首先，本文对供电预算限制下的写调度问题进行建模，以最大化功耗利用率为目标，将写调度问题抽象为一维在线装箱问题。基于一维在线装箱问题的近似最优化解法，提出一种面向功耗效用的调度方法(Power-Utility-DrivenScheduling，PUDS);其次，利用缓降SET脉冲特点，提出一种能耗调度(SET PowerArrangement，SPA)方法，在SET迭代过程中对写操作能耗需求和系统供电预算进行管理，提高功耗利用率。最后，在搭建的实验模拟器上，分别评估PUDS方法、SPA方法以及两者结合后的PSSA方法。实验结果表明，与最新的相关方法相比，PUDS方法与SPA方法分别将系统性能提升4％和6％，PSSA方法将功耗利用率提升19％，同时使系统性能和内存带宽分别提升25％和23％。　　2.提出一种基于SET脉冲特性的写操作加速方法。SET操作过慢是PCM写操作延迟长的主要原因。依据SET操作过程中PCM存储单元电阻值的变化，本文构建了描述SET脉冲长度与PCM存储单元电阻值关系的模型。考虑到SLC与MLC写操作的不同特点，本文分别提出针对SLC写操作加速的Partial-SET方法及针对MLC写操作加速的Short-SET方法。实验结果表明，与基准系统相比，Partial-SET方法将SLC系统的内存访问延迟平均减少47％，Short-SET方法将MLC系统的性能平均提升91％。　　3.提出一种面向混合内存系统的容错编码方法。在内存系统的可靠性问题日益严峻的情况下，混合容错编码由于能够在存储开销和保护力度之间权衡而被广泛采用。为了减少混合容错编码调节自身的开销，本文提出一种支持混合容错编码动态调节的设计DA-HECC，将数据与校验信息分开存储，为数据和校验信息之间建立索引支持混合容错编码的存储和调节。本文进一步评估了相变材料的噪声现象对MLC PCM可靠性造成的影响，观察到噪声现象影响下MLC PCM多位错误的发生率很高，至少需要采用可纠六位错的纠错码才能保证系统的可靠性。因此，本工作提出一种多比特纠错编码方法MBC，采用纠六检七的BCH编码以及低延迟的实现电路，提高MLC PCM的可靠性。实验结果表明，与已有工作提出的VECC方法相比，DA-HECC方法将访存延迟开销降低53％，功耗开销降低3.9％; MBC方法将噪声现象造成的故障发生率降低16个数量级，系统性能开销小于1％。