论文部分内容阅读
随着现代无线通信系统不断向着大带宽高速率发展,高速高精度模数转换器（Analog-to-Digital Converter,ADC）的功耗与量化精度成指数关系[1],高精度ADC的处理功耗越来越大,成为了制约通信系统发展的一个瓶颈问题。降低ADC功耗成为了高速通信领域的一个重要课题,而降低ADC精度是降低系统功耗的一个直接选项,ADC精度每降低一位,量化信噪比减小6dB[2]。在大带宽传输的背景下,当链路收发端为固定的点对点视距传输,信道条件良好且稳定,传输信号较为简单时,高精度ADC不再是必须的。以单比特（Monobit）量化为代表的低精度量化概念应运而生,单比特量化理论与接收机设计成为了一个全新的研究方向。面对现代无线通信系统提高信号传输速率同时提高功率效率的实际需求,本文对单比特量化链路的实现方案进行了分析与研究,从单比特量化接收技术的应用场景、指标要求、建链过程中所要解决的关键问题、链路中的非理想因素、链路收发端算法方案等方面展开了深入的研究工作,主要工作与研究成果如下:对单比特量化链路的应用场景及指标进行了分析,提出了实现点对点通信的链路的指标要求。本文要求的调制方式为通信系统中普遍采用的正交相移键控（Quadrature Phase Shift Keying,QPSK）,传输速率不小于2Gsps,数字处理部分可基于现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）实现。从低成本的设计理念与高速高带宽的链路条件出发,确定了收发端的总体架构。发端选择了简单的矩形2PAM信号成型方法,避免了高传输速率下数字成型滤波带来的巨大的数据处理量、降低了模数转换过程的成本与功耗。在接收端基于单比特量化信号幅值信息完全损失的波形特点提出了采用低通滤波器接收系统,将I、Q两路接收信号进行线性运算得到四路基带信号再进行单比特量化、高速收发器（Transceiver）采样送入FPGA内进行数字处理的接收机方案。从接收机实现的角度对链路的关键问题进行了分析,指出载波同步与定时同步是链路所要解决的关键问题。结合单比特接收信号的波形特点对载波同步与定时同步分别进行了深入的理论分析,提出了将相偏划分为8个区间的相位量化概念,并对不同频偏相偏与不同定时偏移下的信号进行波形分析,根据信号的实际特性与变化规律提出了一种基于松尾环的载波同步方案。针对Xilinx 7系列FPGA的器件功能与链路实际结构框架提出利用FPGA中自带的高速收发器进行定时同步。针对链路传输中的非理想因素影响,重点研究了IQ不平衡、噪声、时钟漂移对接收机性能的影响。通过理论分析与仿真验证确定了链路的载波同步与定时同步方案,结合实际链路中的非理想因素提出了一种链路传输协议。