雷达信号处理硬件板卡是雷达系统的重要组成部分，可以高速实时采样单脉冲雷达中频回波信号，测量单或多运动目标距离和运动速度，并将运动目标的相关参数传给火控系统，实现自动目标检测、搜索与捕获。　　随着雷达信号处理技术的日益发展，信号的处理频率越来越高，随之而来的是在硬件板卡设计过程中引起信号的反射、串扰和时序等信号完整性问题，导致系统工作不稳定，甚至完全不工作。为了解决这些问题，本文采用基于信号完整性的高速电路设计方法，利用CadencePCBSI仿真软件，在布局布线前对高速信号网络进行信号完整性仿真和分析，制定布局布线约束规则，有效解决信号完整性问题。　　本文首先介绍基于FPGA与DSP的高速实时雷达信号处理硬件平台，然后对串扰、反射和时序等信号完整性问题和电源完整性问题进行了详细分析，并提出了相应的解决方法。主要内容如下：　　1.分析雷达中频信号处理硬件系统存在的信号完整性问题，指出需要进行信号完整性分析的关键网络。　　2.讨论反射、串扰以及时序问题产生的机理，提出解决雷达信号处理板信号完整性问题的解决方法，即本文通过调整匹配电阻和驱动电流来抑制信号的反射；通过调整传输线间距和使用Jog走线来降低串扰的影响；通过调整时钟信号和数据信号的走线长度来解决时序问题。　　3.针对雷达中频信号处理板的电源完整性问题，提出电源地平面网格化的解决办法，确定了电源分配系统所需的去耦电容种类和数量。　　4.根据CadenceSI软件仿真和分析结果，制定了雷达中频信号处理板的布局布线约束规则，设计了PCB板。　　最后，对雷达中频信号处理硬件板进行了实际测试，最终系统达到了良好的工作效果，缩短了硬件设计的开发周期，也进一步证明了基于信号完整性分析的高速系统设计的重要作用。