随着数码技术、半导体制造技术以及网络的迅速发展,将视讯、影音、通讯集合于一身的数码产品倍受热捧,其发展速度可以用日新月异来形容。短短几年,数码相机就由几十万像素,发展到上千万像素甚至更高。因此,其关键零部件——图像传感器也得到了迅速发展,特别是CMOS图像传感器,因其,低功耗,可靠性高,体积小的特点,使得该传感器得以迅速发展,并且具有很大的发展潜力。但CMOS图像传感器的数据传输速度慢,严重影响了其应用。本设计提出的基于LVDS的高速图像传感器芯片--SP230A,能有效的解决数据传输慢的问题。本论文主要的工作是设计高速图像传感器的数字系统,对其进行综合和布局布线。在设计过程中,解决了在高时钟频率下将并行数据转化为高速的串行数据,消除综合时的建立时序违反(setup time violation)和时钟树综合三大难题,并通过合理的设计和优化,在有限的空间完成布局布线,节约了芯片成本。本文首先阐释了课题的研究背景和可行性。详细介绍SP230A的设计思路和设计方法,以及其主要构造和特性。然后介绍了综合的脚本设计和分析综合的结果,并解决设计中建立时序违反,优化时序。布局布线是后端设计的核心任务,在对比了Astro和SOC Encounter两个工具的优缺点之后,根据设计需要选择SOCEncounter做为本设计的后端工具。时序收敛是深亚微米工艺下后端设计的关键,传统的平面化时钟树已经不能满足本设计需要,本文介绍了层次化时钟树综合法来解决时序收敛的难题。还做了功耗分析主要解决电源网络中的IR-Drop和EM效益。分析静态时序解决布局布线后出现的保持时序违反。最后做了DRC和LVS,对版图设计进行验证和规则检查,消除了天线效益和版图中最小尺寸不合理的走线。最终芯片设计交予SMIC,并流片成功。