论文部分内容阅读
随着第三代移动通信系统的成功商用，人们对移动通信系统的性能提出了新的要求。为了满足数据高速下载和数据业务多样性的要求，目前全球已有多个国家和地区推出了LTE商用服务，LTE已经成为移动通信领域的主流技术。基于国家重大科技专项“TD-LTE无线综合测试仪表开发”，本文重点对TD-LTE系统中上行共享信道译码技术进行分析研究，选择出合适的译码算法进行FPGA设计，并在仿真的基础上完成基于硬件平台的实现。
本文首先简单介绍了TD-LTE综测仪的硬件平台架构、FPGA开发设计流程及所使用的软件环境、PUSCH接收端信号处理流程。接着重点介绍了物理上行共享信道中的控制信息译码和Turbo译码，并通过对译码算法性能进行分析比较，选定了适合本项目的FPGA实现方案。为了消除码元在信道中传输而造成的差错，可以通过在发送端插入一些冗余码元来提高信道传输上的性能，本文所讨论的译码技术主要包括Reed-Muller译码、咬尾卷积的Ⅵterbi译码和Turbo译码。通过对三种译码技术各自不同的译码算法的介绍与性能比较，结合FPGA芯片的自身特点，本文选定了基于FHT的RM译码算法、环绕维特比译码算法和Log-MAP译码算法作为本项目的硬件实现方案。
基于Xilinx公司XC5VSX95T FPGA芯片和TI公司TMS320C6455 DSP芯片组成的物理层开发平台，本文完成了对PUSCH信道中Reed-Muller译码、咬尾卷积的Viterbi译码和Turbo译码的FPGA设计与实现，并最终完成了PUSCH接收端部分模块的级联和调试。实现结果表明:本文所采用的实现方案能够充分发挥芯片各自的优点，准确且高效地实现了信道译码算法，且可以极大地减少运算消耗的时间。FPGA+DSP协同工作的物理层开发方案已被应用到“TD-LTE无线综合测试仪表开发”项目中，且对其他的通信系统也具有一定的参考价值。