随着超大规模集成电路复杂度的不断提高,仿真和验证已经成为设计流程中的重要步骤。模型降阶技术可降低大规模电路系统的模型复杂度,从而提升仿真的效率,是大规模线性和非线性系统快速分析的有效方法。线性时不变系统的模型降阶方法已经在过去的几十年中得到了大量的研究,而非线性系统模型降阶问题仍然是国际研究的难点,传统的基于投影的模型降阶方法无法直接应用于非线性系统。目前主流的非线性系统模型降阶方法是轨迹分段线性模型降阶方法(TPWL),被广泛应用于集成电路、生物化学(biochemical)系统等领域。轨迹分段线性模型降阶方法采用分段线性模型逼近非线性系统,并采用基于投影的模型降阶方法进行模型降阶。本文主要针对分段线性模型降阶方法中的关键科学问题开展研究,包括：其一,如何使用分段线性模型对原非线性系统进行有效逼近；其二,如何对分段线性模型进行降阶以保证降阶精度及降阶规模。对于轨迹分段线性模型降阶方法中的第一个关键步骤,即使用分段线性模型逼近原非线性系统的问题,当非线性系统规模较大时,状态空间维度较高,对于强非线性系统而言,为了保证分段线性模型的精度,通常使线性化模型的状态展开点充分覆盖高维状态空间中状态向量可到达的区域,这会导致展开点数量过大,进而导致模型规模过高、仿真时间过长。针对该问题,本文提出“子空间”轨迹分段线性模型降阶方法,并证明了通过在子空间中选取展开点可以提高展开点的状态空间等效覆盖率,从而在保证精度的同时大幅降低展开点数量、模型规模和仿真时间。该方法有两个分支。第一,“电路级”子空间轨迹分段线性模型降阶方法针对模块化设计的电路,对每个子模块利用保端口的模型降阶方法降阶,以保证子模块的降阶模型可重用,并通过合并各子模块的模型得到全电路的模型；第二,“系统级”子空间轨迹分段线性模型降阶方法针对非模块化设计的电路,从系统方程出发,将系统划分成多个子空间,从而对每个子空间上的子系统采用轨迹分段线性模型降阶方法进行降阶。在解决大规模非线性电路模型降阶的问题上,两种子空间轨迹分段线性降阶方法可互相结合,从而更为有效地降低展开点数量、降低模型规模和仿真时间。对于轨迹分段线性模型降阶方法的第二个关键步骤,即线性化模型的降阶问题,由于传统轨迹分段线性方法的降阶投影空间通过合并各展开点处线性化模型的降阶投影空间构造而成,因此若状态展开点数量较大,则会导致降阶投影空间过大、降阶效果不明显,甚至不能降低系统的阶数。针对这个问题,本文提出局部投影空间及全局插值降阶方法。在局部投影空间及全局插值降阶方法中,投影矩阵由单一状态展开点的降阶投影空间构造,因此维度极低；为了解决不同展开点的降阶投影空间坐标不一致的问题,本文使用正交变换实现最小化各投影空间之间的距离,使得各展开点处的降阶模型可直接进行合并。数值实验验证了局部投影空间及全局插值降阶方法不仅大幅降低模型规模,仿真速度也明显提升。