论文部分内容阅读
先进集成电路工艺的迅猛发展使得先进集成电路的抗总剂量效应能力也得到一定程度的提升。但是由于工艺、晶圆以及生产线等多方面因素的影响，商用CMOS工艺生产的器件的抗总剂量效应能力差异较大。因此为保证器件在空间辐射环境中的长时间正常工作，仍需采用抗总剂量效应加固技术。本文介绍了总剂量效应的产生机理以及目前较为成熟的总剂量效应加固方法，并采用目前较为常用的环形栅结构设计了容量为8kb的静态随机存取存储器（SRAM）。鉴于目前商用器件的SPICE模型不适合环形栅器件这一问题，本文首先提出了适用于多数环形栅结构的环形栅器件等效宽度提取方法，并对商用SPICE模型中的相关参数提出了相应的调整方法，使目前的商用SPICE模型能够应用于环形栅器件的SPICE仿真。与现存的等效宽长比提取方法的比较结果以及TCAD仿真结果均表明该模型较为准确。为保证本文设计的SRAM的行列译码电路即能采用环形栅结构又能够通过top-down流程实现，本文研究了SMIC公司0.18μm工艺标准单元建立方法，并设计了三种环形栅标准单元。验证结果表明，本文设计的标准单元能够被数字电路设计工具正确识别并使用。最后采用环形栅结构标准单元结合SMIC0.18μm标准单元库中其他单元本文完成了环形栅结构SRAM的电路版图设计及验证，结果表明本文设计的SRAM子单元能够在10ns的时钟周期下正常工作。