可靠性问题始终伴随着超大规模集成电路(VLSI)的发展和应用。随着金属-氧化层-半导体场效晶体管(MOSFET)特征尺寸的不断缩小,热载流子注入(HCI)呈现出新的物理机制,严重影响了器件的寿命。HCI退化是纳米小尺寸器件中重要的可靠性问题。本文采用CMOS集成电路标准工艺制备的纳米小尺寸(0.13μm-322m)器件,结合目前的理论模型现状和本组已有的研究基础,重点研究了不同工艺节点下的HCI退化最坏应力条件,主要的HCI退化机理,HCI退化产生缺陷的特征和HCI退化引起的器件参数波动性等几个方面。主要成果如下：(1)研究了从0.35μm到45nm不同技术节点下nMOSFET和pMOSFET器件中的HCI退化最坏应力条件。实验结果发现在随nMOSFET工艺节点的缩小,HCI退化的最坏应力条件从衬底电流最大值处对应的栅极电压(Vgs@Ibmax)和低温变成与漏极电压相等的栅极电压(Vgs=Vds)和高温。利用最坏应力条件,测试了不同工艺节点下器件在不同应力条件下的HCI退化。实验表明在纳米小尺寸nMOSFET中,当施加的应力条件(电压或者温度)增大到一定程度时出现正偏压温度不稳定性(Positive Bias Temperature Instability, PBTI)退化。通过实验给出了避免PBTI退化的HCI退化应力条件。(2)在纳米nMOSFET中,随器件尺寸的缩小,HCI的退化机理变得更加复杂。在最坏应力条件下,测量了从0.12μm到32nm的不同栅长nMOSFET中的HCI退化。实验发现不同栅长器件中,HCI退化特征不同。利用表面势技术研究了不同栅长器件中HCI退化引起的阈值电压偏移(△VT)沿沟道方向的分布。实验结果表明随器件栅长的缩小,HCI退化引起的△VT分布范围所占栅长的比例增大。根据分析不同沟道位置处△VT的温度效应确定了HCI退化中存在两种退化机制：沟道热电子机制与电子-电子散射机制。实验结果表明在长沟道器件(L≥0.12um)中,沟道热电子是主要的退化机制；对于短沟道器件(L≤32nm),电子-电子散射是主要的退化机制；对于栅长范围在0.12um-32nm之间的纳米器件,沟道热电子与电子-电子散射同时存在。分析发现沟道热电子发生的范围主要在靠近漏极的区域,电子-电子散射的发生范围向源极延伸。随着器件栅长的缩小,沟道热电子发生范围所占栅长的比例缩小,而电子-电子散射发生范围所占栅长的比例变大。(3)研究了不同栅长(从0.4μm到40μm)和栅宽(从10μm到1μm)nMOSFET中,HCI退化引起的器件参数波动。实验发现HCI退化后器件参数的波动随器件尺寸的缩小变得越来越严重。分析了HCI退化后器件参数波动的主要来源。详细分析了影响器件参数波动性的关键因素。提出了一种HCI退化引起的器件参数波动的预测模型,分析了该模型的物理意义。(4)随着器件尺寸的不断缩小,源漏串联电阻所占的比例越来越大,严重限制了器件的驱动能力。精确地提取源漏串联电阻值,已经成为小尺寸MOSFET器件中一个重要的可靠性问题。分析了多种源漏串联电阻的提取方法,并对四种误差较小的方法进行了比较研究,主要包括固定迁移率方法、直接I-V方法、Y函数方法和跨导方法。本文利用该四种方法提取了源漏串联电阻值并研究其各自的栅长依赖性,实验结果发现,固定迁移率方法给出了与栅长无关的源漏串联电阻值,其它三种方法得到的源漏串联电阻值都与栅长呈线性关系。分析了每种方法中的误差,证明固定迁移率方法给出了最为准确的源漏串联电阻值。根据理论分析和实验研究,提出了一种适用于纳米小尺寸器件的源漏串联电阻提取方法,该方法应用简单,提取的源漏串联电阻值排除了主要误差的影响,得到了准确的源漏串联电阻值。