在CMOS器件发展过程中,器件尺寸不断缩小,由此人们提出了无结器件来提高小尺寸器件的各种特性。无结器件具有源/漏区域与沟道掺杂相同的独特结构,这样的结构使得器件的工艺变得简单,同时有效的抑制了短沟道效应。此外,多栅无结器件结构被广泛的应用,双栅、三栅、围栅器件结构均表现出了优良的特性。但是,当CMOS无结器件栅极长度降低到20nm以下数量级时,传统无结器件特性相对变差,短沟道效应愈发严重,亚闽值斜率、漏致势垒降低等特性无法满足要求,因此亟需对于传统无结器件进行结构上的改良。本文的主要工作是对于传统无结器件的结构进行改进,希望通过改变原有传统无结器件的结构来提高器件的电学特性,可靠性,辐射特性等。我们设计了三种不同的新型无结器件结构,来达到提高传统无结器件特性的目的。首先,我们设计了非对称双栅无结器件。通过对器件栅极的改造,改变了传统双栅器件栅极对称的结构,变为非对称栅极结构。通过Sentaurus TCAD软件的仿真,我们发现新型器件具有优于传统无结器件的特性表现,包括电学特性、可靠性都要优于传统无结器件。其次,我们设计了新型P+侧墙三栅纳米线无结器件。这种新型器件采用P+型硅作为侧墙,来达到帮助器件截止的目的。通过仿真我们发现新型器件具有优于传统无结器件的关闭电流,同时亚阈值斜率与漏致势垒降低特性也会降低,这些特性在栅极长度为10nm时表现的尤为突出。最后,我们设计了非均匀掺杂沟道无结器件。通过仿真我们发现新型器件可以有效的提高无结器件的抗单粒子辐射能力,有效的提高了器件的载流子泄放速度,降低了浮体效应的产生。通过三种新型无结器件的设计与仿真,我们提高了传统无结器件的各个特性,使得新型无结器件可以应对器件小尺寸的挑战。