进化算法已经用于逻辑电路设计很多年。相比于传统的逻辑电路设计方法，进化算法有其独特的吸引人之处。使用进化算法设计电路不需要太多专业的背景知识，具有智能化的特点。逻辑电路的进化过程是黑盒的生成过程。并且用进化算法可以较易设计出具有特殊拓扑结构的逻辑电路。然而，逻辑电路进化设计存在着可扩展性问题，主要表现在:较大规模的逻辑电路很难进化出，而小规模的逻辑电路会比较容易生成。如何克服逻辑电路进化设计中的可扩展性问题是目前国内外的研究重点。　　 本文中主要研究组合逻辑电路和多态电路的进化设计算法。多态电路是由多态门组成的电路。多态门是一种能够根据不同的环境表现出不同功能的新的电子器件。本文的主要研究内容主要包括以下几点。　　 (1)提出了基于进化修复技术的电路进化算法:erEDA。erEDA的核心为采用进化算法生成修复电路。为提高进化效率，erEDA采用了适合于进化修复技术的选择策略。采用传统的进化算法进化电路会消耗太多的时间，而采用基于修复技术的进化算法会消耗太多门资源。作为一种高效的电路进化算法，erEDA能够有效地提高电路的进化效率，并在时间消耗和门资源消耗上维持均衡。　　 (2)提出了基于GDD(Generalized Disjunction Decomposition)和进化修复技术的混合算法，并用于组合逻辑电路的设计。该混合算法旨在进化出较大规模的组合逻辑电路。混合算法中嵌入了一种新的技术:输出压缩技术。该技术能够有效地压缩真值表的输出项的规模。该混合算法首先用GDD将目标电路的真值表进行处理为新的真值表;接着用输出压缩技术压缩该新的真值表;然后用基于进化修复技术的进化算法(erEDA)进化出压缩后的真值表所对应的电路;最后将进化出的电路解压为目标电路。实验结果表明混合算法能够有效地设计出较大规模的组合逻辑电路。　　 (3)提出了改进的进化修复技术，并将其用于到多态电路的进化设计。改进的进化修复技术是在本文所提出的进化修复技术的基础上进一步压缩需要进化生成的修复电路的规模。将改进的进化修复技术与进化算法相结合，形成了基于改进的进化修复技术的进化算法(erEDAⅡ)。erEDAⅡ在进化效率上比之前的进化算法有所提升，并且成功进化出了之前没有被进化出的较大规模的多态电路。　　 以上的三个工作内容为电路进化设计中的可扩展性问题提供了新的思路。因此，本文的工作在克服电路进化设计中的可扩展性问题上有一定的意义。