集成电路安全性漏洞检测是针对芯片缺陷发现、硬件攻击后门消除、电子设备维护以及提升我国集成电路设计能力等需要提出的,是从基础层面保障信息安全的有力手段。本文以国家“863”目标导向课题(2009AA01Z434)的研究开发为背景,针对目前数字电路产品中广泛使用的可编程逻辑器件PLD(Programmable Logic Device)为研究对象,重点开展了逻辑未知器件外部特征属性判别、逻辑安全性漏洞检测、安全性漏洞可视化等为主要内容的关键技术研究。在此基础上设计实现了一种可编程逻辑器件安全性漏洞检测平台,并利用该检测平台对PLD内部可能存在的各种安全性漏洞进行了系统测试,测试结果表明论文研究成果达到了预期目标。论文的主要内容、贡献和创新点包括:1、通过对可编程逻辑器件内部结构、PLD安全性漏洞的存在形式和工作机理的分析,构建了逻辑器件安全性漏洞检测模型,通过该模型研究了如何对PLD中存在的安全性漏洞进行检测,同时提出了漏洞检测过程中需要解决的主要问题。2、针对影响芯片引脚属性判别时间复杂度和准确性的关键性问题,提出了时钟引脚和使能引脚分类判别的思想。利用该思想对已有的芯片引脚外部特征属性同步判别法进行了优化,以提高判别效率和准确率。3、根据PLD安全性漏洞存在的特点,提出利用脱机状态激励发现和在线状态对比的方法实现安全性漏洞的识别,在此基础上运用可视化技术实现了待检测芯片状态转移图及状态属性的显示。4、基于PC架构设计并实现了一种PLD安全性漏洞检测平台。运用该平台对样例芯片进行了测试,通过测试证明了论文研究讨论的多项PLD安全性漏洞检测技术是正确有效的。