片上系统(SOC)需要在单个硅片上实现数模混和集成。与数字电路工艺兼容的、功耗面积等指标优化的高性能模数转换器(ADC)是SOC中非常重要的单元。因此,基于标准CMOS工艺,通过结构研究来提高速度和分辨率、优化功耗和面积等指标,是ADC的重要研究方向之一。本文研究和设计了一个运放共享式低功耗CMOS流水线ADC,该流水线ADC的关键模块包括采样保持电路、级间增益电路、子ADC、时钟产生电路和数字校正电路。综合考虑流水线ADC的性能要求和速度、功耗、面积。该流水线式ADC的采样保持电路采用Flip-around结构以减少功耗;前8级每级1.5位,最后一级为2位的并行flash ADC,并采用数字校正技术对级电路的误差进行校正,最终以达到10位的精度;为了达到系统低功耗的要求,该流水线ADC采用了运放共享技术和逐级缩小技术。在采样保持电路和级间增益放大电路中,采用增益提高型运算放大器,以保证开关电容电路处理信号的精度和速度。在比较器设计时,采用了前置放大器加动态锁存器的结构,达到了较快的速度,并减小了回程脉冲效应。在Cadence工作平台下,使用Spectre仿真器进行模拟验证,整个设计采用TSMC0.25um、1P5M、2.5V的电源电压的CMOS工艺。模拟仿真结果表明,ADC的模拟信号输入范围为0.75V～1.75V,分辨率为10位,采样速率达40MHz,功耗约为80mw,该流水线ADC的性能指标达到了设计要求。