随着集成电路制造工艺水平和计算机体系结构水平的不断进步,处理器设计技术得到迅速发展,SoC的时代已经来临。乘法运算作为处理器算术运算中的一个基本操作,得到了广泛应用;乘法器具有面积大、延迟长、功耗高的特点,特别是浮点乘法部件。如何从结构设计,门级电路设计,以及物理设计等方面优化乘法器的设计成为广泛关注的问题。本文结合龙芯1号处理器浮点乘法运算部件的设计工作,综合延迟、面积和功耗三个方面系统地研究了乘法部件的各个过程,从结构设计的角度提出优化设计方法。以下是本文的主要贡献与创新点:1.编码是快速乘法运算的基础;考虑到编码结果对乘法电路翻转概率的影响,本文提出了一种改进低功耗Booth编码方法,该方法相比传统的Booth编码方法,在适当增加延迟和面积的条件下可以有效降低功耗。2.乘法的两个操作数是可交换的;选择适合编码的操作数来作为编码对象将有利于乘法的进行。本文提出了一种根据操作数的数位分布动态调整编码的方法,该方法通过分析两个操作数,从中选择更为适合编码的操作数进行编码,通过动态调整编码对象,达到优化功耗的目的。3.部分积累加的过程是乘法运算中占用资源最多的一个部分。对于部分积消减机制的研究经历了由局部到全局的过程。本文提出了一种新的部分积消减树生成算法。该算法与现有算法相比具有如下特点:通过协调进位与和之间的关系,达到全局的延迟最优;通过加入平衡路径的考虑,减少了不必要的翻转。4.基于上述研究结果,本文提出了一种符合IEEE-754浮点运算标准的双路浮点乘法结构,该结构将传统的全规模乘法结构和半规模结构的特点结合起来,根据不同的浮点乘法指令可以动态地调用两棵乘法子树中的一棵或者全部,既可以达到缩短延迟的目的,又可以有效地降低功耗。5.针对不同的应用领域,需要采用不同的乘法器结构。本文最后还提出了一种可配置的定点乘法器的设计方法。可以针对乘法器应用的不同领域给出相应结构。适用于处理器IP核可配置设计方案。