在现代社会，许多高科技应用系统均由多个单元组成，各单元之间协同工作才能完成系统的工作，一旦各个单元步调不一致，整个系统将无法完成工作，甚至系统出现混乱，造成损失。时间统一系统能够保证应用系统各个网元的工作步调一致，帮助应用系统高效地完成工作，避免混乱。随着社会和科技的发展，时间统一系统已在各领域得到了越来越广泛的应用。根据E1线路延迟稳定和GPS时间精度高的特点，本文介绍了一种利用现场可编程逻辑器件（FPGA）进行开发，可溯源到高精度GPS时间，基于E1接口的时间统一系统的设计。文中首先介绍了相关理论知识，包括E1接口的理论知识和应用、GPS以及GPS时间系统；然后给出了整个时间统一系统的设计，介绍了GPS授时原理，并且重点论述了时统设备的设计，以及其构成模块的设计，讨论了时间信息和信号在E1线路中的传输问题，提出了解决方法，另外还介绍了E1传输码型HDB3编码和解码原理，以及线路延迟的测量方法。随后，本文介绍了系统软件模块的软件设计，给出了软件设计流程以及仿真图，并且做了简要分析和讨论。最后给出了整个时统设备的硬件设计原理图，重点介绍了E1接口电路的电路，给出了仿真结果和结果分析。通过仿真和理论验证，表明本设计切实可行，最后给出了总体硬件电路图。本设计采用E1接口进行时间同步，能够继承E1线路延迟稳定的特点，溯源GPS时间可以保证系统时间的精确度，再者，利用FPGA芯片进行开发，时统设备具有电路简单、低功耗、稳定性高、设计灵活等特点。