不断升级换代的半导体制造工艺,大容量、超宽带的网络信息平台以及持续壮大的系统创新设计研发链,共同催动了现代数字通信系统的高速化进程。当I/O信令进入Gbps数量级时,噪声免疫力和时钟错位的严格要求迫使系统采用具有时钟和数据恢复功能的差分信令技术。与单端信号传输相比,差分信号具有优良的抗噪性能、对返回路径的不敏感性以及电磁干扰(EMI)对消特性。然而实际电路中,线长差异、刻蚀变化、临近效应、走线弯曲等因素会不可避免地造成差分线的不对称,从而产生共模噪声。共模噪声会使高速电路系统出现信号完整性、电源完整性和电磁干扰问题,因此需要设计宽带的共模噪声滤波器来抑制共模噪声,并且还要保证良好的差分信号传输。本文针对高速差分电路中产生共模噪声,研究并设计了三种共模噪声滤波器结构。第一,在研究缺陷地结构(DGS)的基础上,引入开路枝节线用以改善差分信号的传输特性而且增大共模抑制深度。为了进一步减小滤波器的体积,引入了梳状慢波结构使滤波器小型化。第二,在研究四分之一波长谐振器的基础上,提出了基于共面波导(CPW)四分之一波长谐振器的共模噪声滤波器结构,引入的等效电路模型综合考虑了差分信号线和谐振器之间的耦合,并且通过级联的方式获得宽带共模噪声滤波器。第三,在互补开环谐振器(CSRR)的基础上,提出了基于Ф型DGS的共模噪声滤波器,给出了等效电路并分析了工作原理。对以上三种共模噪声滤波器结构,均通过仿真和测试结果证明了它们优良的共模噪声抑制和差分信号传输性能。