论文部分内容阅读
随着工艺尺寸的不断缩小以及新结构新工艺的发展,深亚微米器件也更加容易受到静电放电(Electrostatic Discharge, ESD)冲击而导致失效,从而造成电路可靠性下降。栅接地NMOS (Gate Grounded NMOS,GGNMOS)作为CMOS技术中ESD保护器件的有效结构之一,具有泄放机理简单且与CMOS工艺完全兼容等一系列优点,已被广泛应用于ESD保护电路中。但在先进深亚微米CMOS工艺中对ESD现象的研究仍有需要深入和拓展的领域,是提高深亚微米ICs可靠性水平的重要研究方向之一。本文对深亚微米GGNMOS保护器件进行了系统的研究,所取得的主要研究成果为：1.对ESD保护器件仿真方法进行了研究。针对ESD保护器件的大电流工作特性,研究了ESD保护器件数值仿真中所必需的物理模型和方程。利用ISE-TCAD软件对GGNMOS ESD保护器件的大电流特性进行了的数值仿真分析。并基于测试数据修正模型参数实现仿真校准工作。在充分分析和理解GGNMOS保护器件工作机理的前提下,系统分析了其电路级模型建立方法,基于测试数据提取了必要模型参数,并采用Verilog-A语言搭建了可基于Spectre平台用于电路级仿真的模型结构。2.对GGNMOS保护器件关键版图参数进行了研究。对基于SMIC0.18μm CMOS工艺流片实现的GGNMOS保护器件进行了传输线脉冲(Transmission Line Pulse,TLP)测试分析,并结合器件仿真分析研究了基于金属硅化物屏蔽工艺的GGNMOS保护器件中关键版图参数对其ESD水平的影响。分析了由于不均匀导通问题导致增大器件宽度无法提升保护器件ESD水平的物理原因。讨论了短沟长器件中的散热容积问题,并得出沟道长度的选择需要在功耗与热损耗之间折衷考虑的结论。从电热分布综合分析的角度研究了基于金属硅化物屏蔽的GGNMOS保护器件其漏极接触孔到栅间距(Drain Contact to Gate Spacing,DCGS)的优化取值原则,并验证了和源极接触孔到栅间距(Source Contact to Gate Spacing,SCGS)与保护器件ESD水平的弱关联性。3.对不同衬底类型上源极扩散与衬底接触扩散(Source diffusion to Bulk contact diffusion, SB)间距对保护器件性能的影响进行了研究。提出了一种考虑了电导率调制效应的、随SB间距可调的衬底电阻模型。该模型能够表征保护器件在不同衬底类型上其寄生衬底电阻值随源极扩散与衬底接触扩散间距变化的规律,并应用于电路模型仿真。以较高的仿真效率实现了对GGNMOS保护器件中源极扩散与衬底接触扩散间距变化对触发特性影响的准确表征。4.对GGNMOS的衬底触发技术进行了研究。介绍了几种基于衬底触发原理的多叉指GGNMOS改进结构,并对其中的一种结构加以改进,设计出一种基于动态衬底电阻技术的SSTGGNMOS保护器件结构。基于0.18μm salicide浅沟槽隔离CMOS工艺进行了I-V特性和温度特性仿真分析,结果表明动态衬底电阻SSTGGNMOS具有9.7mA/μm的良好失效电流水平,其触发电压也降低了约32%。与栅氧瞬态击穿电压(约8V)相比,本文结构具有更大的设计余量能保障保护器件的可靠性水平。同时新结构的导通电阻仅为0.5Ω,极大地提高了保护器件的电流泄放能力。