随着集成电路技术的发展，晶体管的特征尺寸已经减小到45nm 以下，栅氧化层的物理厚度小于2nm，导致栅极漏电流增大，采用高k材料取代二氧化硅是一种抑制栅极漏电流增大的有效手段。但是，高k材料作为栅介质时，会导致器件沟道迁移率的退化。因此，高沟道迁移率材料锗成为最有可能替代硅的MOS 器件沟道材料之一。　　 目前，高k栅介质/Ge-MOS 器件结构、制备工艺和电特性已经成为学术界和工业界的研究热点。　　 本文采用业界广泛使用的Synopsys公司模拟软件MEDICI对高k栅介质Ge-MOSFET的电特性进行了研究。通过考虑短沟道效应，着重分析了栅介质介电常数、氧化物固定电荷密度以及沟道长度等对器件阈值电压和亚阈斜率的影响，通过对阈值电压（Vth）、亚阈值斜率（S）等进行分析，确定出适用于薄栅Ge-MOSFET的最佳k值，为以后的器件设计提供理论指导。同时，通过求解高k栅介质耗尽区与栅绝缘层区域的泊松方程，得到叠层高k栅介质阈值电压模型。该模型考虑了界面层对Vth的影响，仿真结果表明界面层有利于改善器件的阈值特性。　　 实验方面，采用高真空电子束蒸发技术，在Ge 衬底上淀积La2O3 高k介质薄膜制备了La2O3介质/Ge-MOS 电容。通过不同衬底温度时栅介质薄膜淀积工艺研究，确定出合适的衬底温度。研究了O2、NO、NH3和N2不同气体退火对MOS 电容电特性的影响，发现La2O3 在N2气氛中退火后由于形成稳定的LaGeOx界面层而有效地降低了Qox和Dit，同时获得较高的栅介质介电常数。　　 采用磁控溅射技术，在Ge 衬底上分别淀积了La2O3和LaON介质层薄膜，制备了La2O3和LaON介质/Ge-MOS 电容。电特性研究表明，与La2O3/介质Ge-MOS 相比，LaON介质/Ge-MOS 有更低的界面态密度、低的氧化层电荷密度和低的栅极漏电流。　　 而且，LaON介质层更高的等效k值，有利于减小等效氧化物厚度（EOT）。通过对电子束蒸发和磁控溅射制备的La2O3/Ge-MOS 电容电特性的研究，发现磁控溅射方法制备的器件有更好的界面特性和栅极漏电特性。