论文部分内容阅读
H.264/AVC是由VCEG(Video Coding Experts Group)和MPEG(Moving Picture Experts Group)组织共同开发的新一代视频压缩编码标准。与以往的视频压缩编码标准(如H.261、H.264、MPEG-2和MPEG-4等)中编码功能模块组成没有多大差别，主要差别在于各个功能模块的细节。基于这些模块细节，H.264采用高的复杂性自适应的压缩技术，获得了优越的压缩性能。但是，对于软件实现高质量H.264视频压缩编码实时化，处理器就显得格外吃力。
帧内编码和帧间编码是H.264编码器的核心。在深入研究了H.264视频压缩编码原理的基础上，本文主要对H.264视频编码标准中的帧内预测算法和硬件实现进行研究。在分析了目前大多的帧内预测优化算法和FPGA的结构的基础上，本文采用SAD算法作为帧内4x4子块的模式抉择算法。结合官方给出的JM8.6，本文采用VC++6.0软件，对SAD算法进行了实验验证。实验表明：SAD算法具有一定的优越性和实用价值。同时，结合FPGA的内部架构，本文对帧内预测模式抉择、整数DCT变换、量化、逆量化、逆整数DCT变化、重构等模块编写了Verilog代码，并对这些模块进行了仿真、综合、和时序分析，最终再Altra的FPGA中进行了测试，验证了该系统的可行性。
本文采用的SAD算法作为Intra4x4预测方式的编码控制模型。相比同类设计，本文设计的帧内预测编码系统所需的时钟周期少，时钟频率高，很具有实际应用价值。