随着半导体集成技术日新月异的发展,芯片器件的特征尺寸向着越来越小的方向演化。作为集成电路的最基本核心单元,金属-氧化物-半导体场效应管（Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET）的尺寸已缩小至纳米制程。但随着器件尺寸的缩小,也出现了很多棘手的问题,例如生产工艺成本越来越高,功耗越来越大,可靠性逐渐退化等等。MOSFET普遍存在漏电问题,主要原因是MOSFET无法突破在室温下60mV/dec的亚阈值摆幅极限。近十年来,人们对于基于新物理机制的器件展开了广泛研究,例如铁电场效应管（Ferroelectric FET,FE FET）、碰撞电离场效应管（Impact Ionization MOSFET,I-MOS）、隧穿场效应管（Tunnel FET,TFET）等等。其中基于量子隧穿原理的TFET理论上可以获得低于60mV/dec的亚阈值摆幅,从而有效减少漏电,降低功耗。TFET作为业界公认的可能取代MOSFET的新型器件,已经成为微电子领域的研究热点之一。然而影响集成电路可靠性的主要因素之一就是静电放电（Electrostatic discharge,ESD）现象。低功耗、小尺寸、新工艺的器件对ESD防护带来了更大的挑战。TFET在ESD冲击下的物理过程是一个值得深入研究的问题。本文主要的研究内容如下:1、首先,本文分析了一种新型TFET器件:T型栅肖特基势垒隧穿场效应管（T-gate Schottky Barrier Tunnel FET,TSB TFET）的隧穿和自耗尽工作机制,使用计算机辅助设计工具（TCAD）建模,仿真其直流特性,与文献中的数据进行对比校准。仿真结果证明肖特基势垒隧穿机制明显增大了开启电流,自耗尽效应降低了泄漏电流,T型栅结构增强了表面电场。2、其次本文模拟了与TSB TFET同样特征尺寸的N型MOSFET、N型TFET和肖特基势垒MOSFET（Schottky Barrier MOSFET,SB MOS）三种器件,并与TSB TFET进行对比,深入探究了势垒高度、耗尽程度对开态电流和泄漏电流的影响。最后通过对比TSB TFET和SB MOS的开关比,得出较为理想的TSB TFET设计参数。3、第三,在TSB TFET直流特性的基础上,首次使用3DTCAD模拟TSB TFET在ESD应力下的器件响应过程,分析了过程中涉及到的电热特性。ESD现象牵涉的物理机制是十分复杂的。计算栅极接地TSB TFET的TLP Ⅰ-Ⅴ特性,得出的曲线具有回滞现象,证明TSB TFET是回滞型ESD防护器件本文详细分析了 TSB TFET响应ESD冲击的过程中的结击穿、雪崩击穿、维持和热击穿等过程。4、最后,讨论TSB TFET器件参数对于ESD防护性能的影响。相比于传统平面型器件,TSB TFET有更多的尺寸结构参数。着重研究了指栅宽度Wf、栅指长度Lf、栅漏距离DOP、漏极掺杂浓度等参数变化对于ESD设计窗口的影响。最后给出TSB TFET作为ESD防护器件的设计方向。本文的创新点:1、建模仿真了 TSB TFET在ESD下的Ⅰ-Ⅴ特性曲线,证明TSB TFET是一种回滞型ESD防护器件。分析了 TSBTFET在ESD冲击下发生的结击穿、器件导通,回滞、失效四个阶段的电热特性,证实TSBTFET具有良好的ESD防护能力。2、探究器件尺寸对于TSB TFET器件ESD防护能力的影响,根据ESD设计指标要求给出设计方向。研究证明T型栅指长度越长,宽度越宽,电流通过的面积越大,失效电流越大,即不易发生热失效。漏极掺杂浓度和漏极与栅极的距离可以明显改变触发电压的大小。在已知被保护电路的工作电压VDD的情况下,可以通过改变漏极掺杂浓度和漏极到栅极的距离获得合适的触发电压,遵循此规则可设计出更优ESD防护性能的TSB TFET。