论文部分内容阅读
本论文的目的是设计一种FPGA芯片中的嵌入式可重构存储器模块。我们采用0.13umCMOS工艺设计了一种嵌入式可重构18Kb SRAM模块，它是一个可配置的，同步的18Kb的静态随机存储器模块，采用双端口的结构。它实现了多种可重构功能，包括存储器组织的可配置性，它可以被配置为以下存储器组织：16Kx1、8Kx2、4Kx4、2Kx8、2Kx9、1Kx16、1Kx18、512x32、512x36、256x64或256x72，同时该存储器的输出数据还支持同步复位/置位功能，以及写操作时三种模式和控制信号极性的可配置性。
本文详细介绍了嵌入式可重构SRAM模块的电路设计和仿真，以及全定制的版图设计。
首先，对FPGA发展过程中采用的各种存储器资源进行了研究，主要包括细粒式存储器资源和粗粒式存储器资源，讨论了FPGA中实现存储器的各种方式。并且详细讨论了独立式可配置存储器模块和嵌入式可配置存储器模块。最后对多种最新的FPGA芯片中的嵌入式可配置存储器模块作了深入的研究。
其次，依据前面做的讨论和研究，提出了嵌入式可重构SRAM模块的功能特点，并对其可配置性及灵活性作了具体的描述。
最后，介绍了嵌入式可重构SRAM模块的电路设计方法及电路的仿真工作。随后介绍了版图设计工作。