论文部分内容阅读
21世纪以来,人类进入了信息化时代,人们对信息的依赖和需求越来越高。芯片制造技术的进步使得集成电路的成本不断降低,但是集成电路的测试成本却几乎不变,这就使得人们开始追求和开发更加廉价的测试技术和设备。同时随着通信等各种技术的日益进步,人们对存储器的容量和性能提出了更高的要求。由于同步动态随机存储器(SDRAM)具有存储容量大,操作速度快,以及价格低廉等优势而得到了广泛的使用。但是SDRAM存储器对时序的要求较高和有定时刷新的需要,因此在使用前需对SDRAM进行各种相关的测试以确保SDRAM的完好性。本文以一款SDRAM芯片IS42S16320B为例,利用FPGA技术和泰瑞达测试设备J750分别对SDRAM的功能和电性能等特性进行测试。首先生成控制SDRAM时序和控制器时序的PLL锁相环。PLL锁相环的是根据控制SDRAM时序和控制器时序的超前和滞后情况进行设置。利用SOPC Builder建立SDRAM控制器,再利用Nios Ⅱ IDE集成开发环境建立和编写功能测试程序。功能测试包括地址线检测、数据线检测和存储空间检测,存储空间检测又包括0x55测试、Oxaa测试和全空间累加测试。经过实践验证,此功能测试平台能较好地检验SDRAM芯片的工作状态。SDRAM电性能是在Teradyne设备J750进行测试的。测试前利用Teradyne IG-XL软件编写测试程序和利用测试向量生成器编写在相关测试时所用的测试向量测试向量。在此测试中,主要包括SDRAM引脚的开短路测试、DC参数测试和标准功能检测。DC参数测试主要包括漏电流(IIL与IOL)测试、VOL/IOL测试、VOH/IOH测试。J750测试出来的DC参数与IS42S16320B的电特性参数进行对比,自动获取测试结果。经过实践验证,此测试能很好的完成SDRAM电特性参数的检验。通过对SDRAM的功能和电特性测试,本文对SDRAM芯片进行了深入的研究。该研究能很好的完成SDRAM的功能和电特性的检测,为SDRAM芯片的应用提供良好的质量保证。