论文部分内容阅读
高精度、高速模数转换器（ADC）广泛应用于无线通信、数据获取和视频等系统中。流水线ADC在精度、速度和功耗方面有着很好的折中，使其成为实现高精度，高速模数转换器的一种重要结构。本文的主要目的是设计一种应用于三网（宽带通信网、数字电视网和下一代互联网）合一的片上系统（SOC）中并在纳米级工艺下实现的高精度、高速的流水线ADC。本文首先分析流水线ADC的基本原理，详细地阐述了系统中的各种误差来源以及几种提高系统性能的方法；在此基础上，论文对13位流水线模数转换器作了系统分析，确定了该模数转换器的系统结构（第一级2.5位，中间九级1.5位，最后一级为2位的flashADC）和每级的采样电容的大小；此外，论文设计了一种无采样保持电路的流水线ADC，对SHA-less流水线结构前端采样网络失配和时钟偏差容限进行了详细的分析，并提出了一种性能良好的前端采样网络。本文采用SMIC65nm1P8M2.5V CMOS工艺实现了13位125MHz流水线ADC中的2.5位第一级电路，并设计了MDAC电路版图。仿真表明：当采样频率为125MHz，输入频率为62.5MHz、峰峰值为0.75V的正弦差分信号时得到输出信号的SFDR为90.2dB、SNDR为83.3dB；当采样频率为200MHz，输入频率为100MHz、峰峰值为0.75V的正弦差分信号时得到输出信号的SFDR为87.1dB、SNDR为81.1dB。设计的电路很好地满足系统(ADC)要求。