三维集成电路技术目前被认为是超越摩尔定律,持续实现器件小型化、高密度化、多功能化的首选解决方案。作为三维集成电路封装的核心技术之一,硅通孔(Through Silicon Via,TSV)技术具有非常广阔的发展前景。TSV是一种用于芯片之间垂直互连的结构,使用TSV进行芯片堆叠可以达到高性能、低功耗、小尺寸的优点。但是TSV特殊的多层界面以及高深宽比结构,也给TSV带来诸多可靠性问题。由于TSV中填充材料Cu与基体材料Si之间较大的热膨胀系数差异,导致TSV结构在经历温度变化的过程中发生TSV-Cu相对于基体的胀出现象以及结构中的空洞产生现象。Cu胀出会导致TSV与周围结构之间界面的变形与分离,TSV结构中空洞的产生会造成结构的性能降低甚至开路,因此对热载荷作用下的Cu胀出机制以及空洞产生机制的研究是本文的两个研究重点。此外本文还研究了TSV结构在高电流密度下的电迁移可靠性问题,分析了电迁移小丘及空洞的产生机制。本论文的主要研究内容与结论如下:1.通过对不同热载荷条件下TSV结构显微形貌演变的分析,研究了TSVCu的胀出机制。选取250°C、350°C和450°C的热载荷峰值温度以及高温入炉和随炉升温的热载荷加载形式对TSV结构在不同热载荷条件作用下的显微形貌演变进行观察,对TSV-Cu的胀出高度进行测量,对热载荷后TSV-Si中残余应力的大小进行测量。结果发现TSV-Cu的胀出可以分为整体胀出和局部胀出两种,且TSV-Cu的整体或局部胀出高度会随热应力的增大而升高。此外通过对整体以及局部胀出TSV的显微形貌分析,建立了基于晶界滑动以及柯勃尔蠕变理论的TSV-Cu表面晶粒在热应力作用下的生长模型,发现在热载荷作用下,只有符合一定晶粒形貌条件的具有任意大角度底部晶界的表面晶粒可以发生明显的局部胀出现象。TSV-Cu的胀出行为与热应力,应力松弛以及表面晶粒的晶界性质和晶粒形貌有关。TSV-Cu在升温过程中受到由材料间热膨胀系数不匹配导致的热应力,主要为轴向的压应力,在此压应力作用下,TSV-Cu会表现为中心区域在上,周围区域在下的弹性变形。在高温下的应力松弛过程中,TSV-Cu发生塑性变形,TSV中符合晶界性质和晶粒形貌条件的表面晶粒会发生晶界滑动并进一步变形,最终表现出TSV-Cu的局部胀出现象,否则TSV将在降温后表现出TSVCu的整体胀出现象。2.通过对空洞周围界面的显微结构观察以及应力分布分析,结合应力诱导空洞理论以及空洞形核功大小,研究了TSV在热载荷下的空洞产生机制。对孪晶界、多晶粒交汇处以及相界三个空洞产生位置进行有限元分析,结果发现TSV-Cu中孪晶界面上(111)与(112)孪晶界之间的90°拐角处,多个Cu晶粒的交汇处以及Cu晶界与Cu/Ti相界的交汇处均为应力集中位置,根据应力诱导空洞理论,在降温过程中,空位会沿着拉应力梯度迁移至应力集中位置并聚集于此。同时根据空洞的非均匀形核功计算公式,可知较大的应力集中以及较高的晶界能会降低这些位置的形核势垒,增大相应位置的空洞产生概率。应力集中以及较小的形核势垒导致空洞产生于(111)与(112)孪晶界之间90°拐角处的(112)孪晶界上,多晶粒交汇位置以及Cu晶界与Cu/Ti相界交汇位置。3.通过对TSV–金属线结构的ex-situ原位观察,研究了TSV的电迁移机制,分析了TSV–金属线结构中电迁移小丘及空洞的产生原因。对TSV–金属线结构通以0.4 A,1.1 V的电流,进行10 d的通电实验后对结构截面的显微形貌演变进行观察。发现TSV结构电迁移现象的产生受到TiN阻挡层的影响,在高密度电流作用下,以TiN阻挡层为参照,电子流入的一侧,Cu原子在电子风力的作用下迁移至阻挡层处,其进一步迁移被阻挡层阻挡,导致Cu原子的堆积,并造成小丘的产生;电子流出的一侧,Cu原子随电子流迁移向他处,原子的消耗由于阻挡层的存在得不到补充,导致空洞的产生。通过建立表面晶粒在电致应力作用下的生长模型,发现Cu表面晶粒的挤出与温度、电致应力以及表面晶粒的晶界性质和晶粒形貌有关。温度的升高,电致应力的增大,表面晶粒的尺寸的减小以及晶粒底部晶界与表面夹角的减小,都可以使表面晶粒的生长率增大。