随着集成电路的规模和集成度的不断增加,集成电路的功耗问题日益突出,现已成为制约集成电路进一步发展的瓶颈。现阶段集成电路功耗的主要来源之一是计算过程中的不可逆操作,而降低能耗的关键是将不可逆操作变为可逆操作。可逆逻辑电路是仅包含可逆操作的新型电路,可以根除源于信息损失的能耗和发热,可逆逻辑综合就是用可逆逻辑单元实现具备预期功能的可逆逻辑网络结构,并使得代价尽可能小,它是研究和实现超低功耗集成电路、量子计算机等的基础和关键。目前可逆逻辑优化的规模性研究还处于起步阶段,很多功能电路还没有设计实现,现有可逆逻辑功能电路的设计仅能胜任可逆加法器之类的小规模简单电路,虽然部分电路优化程度较高但基于人工的设计方法成本偏高,而且不利于较大规模电路的优化设计,因此,需要研究新的方法和途径,实现较大规模、较复杂可逆逻辑电路的(半)自动设计。针对可逆逻辑综合在设计较大规模可逆逻辑电路中遇到的瓶颈,本文借鉴常规(非可逆)逻辑设计的成功经验和成果,研究如何利用硬件描述语言和EDA工具,对可逆逻辑电路进行描述和功能仿真,并结合必要的人工干预和修正,实现较大规模较复杂可逆逻辑电路的(半)自动设计。研究中以算术逻辑单元(ALU)作为设计对象,因为它既是典型的较大规模、较复杂的常用功能单元电路,因而是检验和改进可逆逻辑综合方法的基准电路,又是未来实现量子计算机必不可缺的核心部件。具体地说,本文提出了基于Verilog描述可逆逻辑电路的基本方法:以可逆全加器为基础设计了兼具算术运算和逻辑运算功能的16位可逆ALU,其特点是采用了多操作数因而运算能力更强;利用Verilog对上述可逆ALU进行了描述,并利用Quarter II对该描述(设计)进行了逻辑综合和仿真验证。此外,本文还提出了基于Verilog混合描述的方式,更为简洁的设计了可逆全加器。初步实验表明,本文提出的基于硬件描述语言的可逆逻辑描述与综合方法有一定的可行性和有效性,相信对较大规模较复杂可逆逻辑综合的研究有一定的参考价值和指导意义。