当器件尺寸不断减小，特征线宽缩小到45nm以下甚至22nm尺度的时候，传统工艺已经很难满足继续提高器件性能的要求。应变增强沟道迁移率等一系列新技术成为推动CMOS器件继续发展、延续摩尔定律的重要手段，通过作用于沟道的应力，大幅提升NMOS的电子迁移率和POMS的空穴迁移率，从而提升器件性能。本文针对22nm以下集成电路需求，开发高迁移率沟道工程关键工艺模块，达到22纳米技术代对高迁移率沟道的要求，对应变增强载流子迁移率的机理进行了分析、研究了高应力氮化硅薄膜的加工制造工艺和纳米CMOS器件源漏区“Σ”形凹槽的刻蚀工艺，并且完成了硼掺杂应变SiGe的选择性外延工作。对以上工艺进行整合，应用到纳米COMS器件中，对采用应变增强载流子迁移率技术加工的纳米CMOS器件性能进行测试分析，并与普通器件进行对比，研究器件饱和驱动电流的提升，并获得了良好的效果。