随着数字化技术的高速发展,各种应用领域对集成电路的需求总趋势是高性能、低功耗、面积小。这就促使对芯片电路高性能、低功耗、面积小的研究成为当务之急。本论文改进了一种低频振荡器,对比传统的低频振荡器,实现了低功耗、面积小、频率稳定。用触发器代替需要消耗大电流的运放,同时也解决了触发器的温飘问题,即可以稳定频率有减小了版图面积。此低频振荡器运用于ADC和传感器中,流片测试结果显示该振荡器能够满足系统要求。同时,本文研究了3.3V 12-bit 10MSPS Pipeline ADC(流水线性型ADC)系统结构,流水线结构以兼顾高速和低功耗要求,整个ADC转换器由12级组成,每级1.5比特。1.5比特的选择是因为可以在每个子级中的运放只需要增益为2,这样可以最大化带宽;此外,降低对比较器失调误差的要求,使得比较器的设计简单,功耗小。本文详细讨论并设计仿真了Pipeline ADC中模拟电路部分包括采样电路、比较器、×2电路第一章分析了国外ADC的信息,包括ADC的主要结构、运用领域。并介绍了本项目研究意义。第二章对比目前工业界中常用的低频振荡器的结构,设计改进了一种传统的低频振荡器,从仿真中对比了功耗、版图面积等设计指标。芯片测试结果显示,振荡器满足芯片系统要求。第三章主要介绍了Pipeline ADC的原理,分析了Pipeline ADC的主要模块:采样保持电路、CMOS开关、MDAC电路(乘法数模转化器)。分析了沟道电荷注入和时钟馈通的原因,并给出具体解决办法。分析了如何选择CMOS开关的大小以及CMOS开关对电路的影响。第四章分析和仿真了PipelineADC的具体电路。首先对运算放大器做了具体介绍,指出运算放大器的具体指标,从功耗、输出范围、增益、带宽等各方面比较了密勒补偿运放、套筒式运放、折叠式共源共栅运放。分析了全差分运放,给出共模反馈的具体电路。在实现高增益、高带宽的运放时,介绍了可以在不减少带宽的情况下,增加增益的办法——增益提高技术。比较了在没有增益提高技术和采用增益提高技术时,运放增益的变化。其次,介绍了动态比较器的原理,证明了影响动态比较器的因素,给出动态比较器的仿真结果。最后介绍了子数模转化器的电路和非交叠时钟。第五章介绍了版图设计工具、设计原则和设计步骤。本次版图是在JaZZBICOMS工艺下进行。给出了部分电路的版图,从实例中分析了版图设计应该注意的问题,包括如何去匹配,减小噪声干扰,减小工艺误差。