具有可编程、高速和高可靠性等优点的FPGA被广泛应用于无线通讯、消费电子、高性能运算等领域。近年来,5G、人工智能、物联网、大数据等技术领域快速兴起和发展,对大吞吐量、数据并行运算等性能的要求越来越高,将使得FPGA的应用领域更加广泛。因此,FPGA的硬件安全必须得到重视,特别是程序源码的设计安全。在数字电路中,有限状态机(Finite State Machine,FSM)通常被用作控制器,会对电路的行为和性能会产生巨大影响。针对FPGA的硬件安全,本文以Verilog源代码为研究对象,分析研究FSM的提取问题,并基于FSM的转移条件二义性和死机状态评估FPGA硬件脆弱性。本文主要研究工作分为以下三个方面:1)提出了一种基于Verilog代码提取伪状态机的方法。针对Verilog源代码的语义理解问题,提出一种提取伪状态机的算法,设计了一个简化编译器。首先,通过词法分析,将源代码中的字符流转换成词法单元序列。其次,通过语法分析,将词法单元有组织地存储在抽象语法树中。然后,通过遍历语法抽象树,访问各节点并分析其语义,提取状态和转移条件。最后,经实验证明,可以提取出Verilog源码程序中的伪状态机。2)提出了一种基于伪状态机识别FSM的方法。针对伪状态机中转移条件真假未知的问题,以伪状态机为研究对象,提出一种判断转移条件真假的策略,删除伪状态机中的不可达条件,从而提取出完整的FSM。首先,以反向分析的方式研究了转移条件的回溯过程,并借助超维树的方式表示回溯过程。然后,通过广度优先算法搜索超维树,判断转移条件的真假。最后,通过实验证明,该算法可以有效地删除不成立的转移条件,识别出FSM。3)提出了一种基于FSM分析FPGA硬件脆弱性的评估算法。针对FPGA的硬件安全问题,以FSM中的漏洞为研究对象,构建了一套完整的FPGA硬件脆弱性评估体系。首先,本文重点介绍了FSM中可能被攻击者利用的漏洞:转移条件二义性和死机状态。其次,研究了二义性和死机状态的判断方法,提出了分析FSM漏洞的算法。然后,定义了转移条件二义性和死机状态的评估评估准则,评估FPGA硬件脆弱性。最后,通过实验表明,可以分析出Verilog源码中FSM的设计缺陷,评估FPGA硬件脆弱性。