随着集成电路芯片的设计和制造进入纳米技术领域，电源/地线网络（P/G Network）的设计成为制约其迅速发展的一个关键因素。供电网络中诸多不稳定因素很容易引起电路逻辑功能错误，从而给整个芯片带来致命问题。高效的P/G网络分析模拟技术不仅为P/G网络的正确性提供必需的验证，也为其进一步的优化提供基础和指导。本文提出了三个基于RLC模型P/G网络的瞬态分析算法，主要思想是针对不同拓扑结构的电路，通过压缩电路规模，在保证精度要求的情况下，将原始问题转化为规模较小的问题进行求解，从而提高算法整体的效率，并且扩大能够处理的电路规模。主要贡献如下：针对P/G网络中常见的RLC链式结构，提出了一种无误差的链式电路压缩算法。该算法采用等效电路的方法，压缩链式电路中所有的中间节点，大幅度降低求解的复杂度。实验表明，对于链式结构较多的P/G网络，该算法的求解效率比标准的SPICE快两个数量级，比高效的迭代算法也有几十倍的提高。针对MESH网状拓扑结构的电路，提出了一个基于多网格原理的电路压缩方法。该算法在原始网格的基础上，分别在水平和垂直方向上交替抽取供电网线，被抽取网线上关联的节点利用等效电路方法进行压缩，其上的电阻和浮动电流源则采用启发式策略分配到相邻网线上，从而构建一系列结构相同、规模越来越小的粗网格。在求解最粗的网格之后，将结果逐层映射到原始网络，并且利用松弛操作减小电路压缩带来的误差。实验表明，该算法能够有效的求解密集MESH结构的电路，在误差为1.5%的情况下，比同类算法快10倍以上。提出了一种基于松弛操作的层次式的瞬态分析方法，适用于一般拓扑结构的P/G网络。该算法采用层次式和“分而治之”的策略，首先把原始电路按照一种划分策略划分为多个规模较小的子电路，再利用松弛操作将子电路的电学参数映射到由边界点组成的父亲电路中，在求解父亲电路之后逐个求解子电路模块。与现有层次式算法不同的是，本算法采用的松弛策略不仅避免了稠密矩阵的引入，并且有效的减小了由于电路压缩而带来的误差。为了有效的划分电路，针对基于多层布线和C4-Pads技术实现的高性能芯片的P/G网络，提出了一种有效的划分策略。该策略把底层网络中的通孔(Via)连线作为划分电路的边界，取得了很好的实验效果，不仅比现有的层次式算法更为快速，而且把原来大约2%的误差减小到0.3%以下。