近年来,FPGA被广泛用于各个领域,也使得其安全问题变得越来越重要。当前,硬件木马是一种对FPGA有很大威胁的攻击方式,其具备高隐蔽性,强破坏力的特点,在硬件正常工作或者电路出厂测试时都不会被激活,只有在特定条件下才会生效。而其一旦生效,则会破坏用户的电路或者窃取电路中的信息。目前对硬件木马较为有效的检测方式是对网表或RTL代码进行分析,但是对于大部分使用者而言,一般只能接触到比特流文件,想要检测其中是否存在硬件木马,则需要将比特流进行逆向。本文对FPGA的逆向技术进行研究,实现了FPGA比特流逆向工具,可以从比特流中提取出网表和RTL代码。具体研究工作如下:1)研究了FPGA的使用领域和其中存在的安全隐患,分析了逆向工程的必要性,总结了逆向工程的当前研究现状。其次,本文研究了FPGA的硬件体系结构和正向开发流程,分析了逆向所需要的FPGA网表文件和比特流文件,并详细阐述了收集FPGA比特流与网表映射关系的方法和映射关系存储的方式。2)提出了一种高效可并行化的FPGA比特流逆向算法并进行了实现,该算法可以在逆向数据库不完整的情况下,高效地从比特流中提取出网表信息并进行恢复和重建,得到与比特流相对应的XDL网表,并解决了网表中某些Net信息不完整的问题。分析了该算法各阶段的时间开销,结合可行性和时间开销对其中部分阶段进行了并行化处理。使用ISCAS’85基准组合电路集、ISCAS’89基准时序电路集和其他常见电路作为测试数据,验证了逆向工具的准确性,记录了时间开销,并将本文的工具和现有工具进行了对比。3)对现有网表逆向方法进行了优化和扩充,设计并实现了一种具备扩展性的网表逆向方法,可以将网表转换成为Verilog代码。该方法提供了FPGA网表逆向整体流程中的通用功能,如路径搜索,代码生成,节点筛选等,扩展新器件时只需要添加器件对应的配置信息即可,并对网表中的器件进行了分类,规定了不同类别器件的扩展方式。为逆向结果设计了两种输出形式,第一种是普通模式,即对网表中的所有器件直接转换成为Verilog语句,第二种是驱动方程模式,对时序器件的输入进行了提取和压缩。对于网表硬核资源的逆向,提出了三种可行的方法,并分析了三种方式的优缺点。以ISCAS’85和ISCAS’89基准电路测试集作为数据,使用多个FPGA型号的网表进行了实验,验证了逆向框架的准确性和可扩展性。