毫米波和亚毫米波频段因其大可用带宽的优点引起了人们的广泛研究,而CMOS技术的发展使得低成本的CMOS毫米波和亚毫米波集成电路设计成为可能。不同频段根据其特点应用于不同场景,但无论是高速无线通信系统还是雷达系统,都需要频率合成器为其提供本振信号,其性能直接影响系统性能。因此本文面向24 GHz短距雷达、60 GHz高速无线通信和THz成像雷达等热门应用,重点研究了频率合成器性能提升技术,并基于CMOS工艺完成了三款锁相环频率合成器的设计。论文的主要内容及创新点如下:1.本文首先对频率合成器进行概述,讨论了频率合成器主要性能指标对于毫米波和亚毫米波无线系统的关键作用;介绍了三种常用锁相环频率合成器的基本结构及工作原理,分析了环路内各模块数学模型、环路稳定性、相位噪声和杂散,重点介绍了ΔΣ小数型锁相环实现方法、亚采样鉴相器原理和注入锁定理论。2.对探测距离短、结构简单的24 GHz多功能雷达系统进行分析,制定了FMCW/Doppler双模频率合成器结构及设计指标,提出了基于新型四线圈变压器的VCO及本振信号分配网络。FMCW模式下,基于ΔΣ小数型电荷泵锁相环输出FMCW三角形啁啾,分析了调频均方根误差的影响因素,提出了啁啾线性度优化方案;Doppler模式下,关断除VCO以外的环内模块,采用8-bit DAC和温度传感器保证VCO输出单一频率的准确性。芯片测试结果表明,双模频率合成器可以在FMCW模式下实现1.25 GHz啁啾带宽,调频均方根误差为68.8 k Hz,100 k Hz频偏处相位噪声优于-78.54 d Bc/Hz。杂散优于-55 d Bc,功耗为92.1 m W;Doppler模式下,可以精准输出24.125 GHz,-40～120℃之间频率漂移为27 MHz,功耗为20.1 m W。相关论文已于2022年3月16日发表至TCASII。3.对60 GHz高速无线通信系统进行分析,制定了超低抖动频率合成器结构及设计指标。设计了亚谐波注入锁定振荡器和注入锁定“2×2”倍频器链,基于亚采样锁相环和辅助锁频环进行亚谐波注入锁定频率合成器的设计,同时实现了对VCO相位噪声和亚采样鉴相器/电荷泵噪声贡献的强效抑制。提出的注入锁定“2×2”倍频器链在兼顾注入锁定倍频器相位噪声低、输出功率高的同时,进一步拓宽了锁定范围,还对高频注入锁定二倍频器进行了相位优化。芯片后仿真结果表明,不同工艺角,27℃,倍频器链对基波相噪和杂散的恶化小于14.28 d B,频率合成器在TT,27℃,锁定范围54.48～70.76 GHz,1 MHz频偏处的相位噪声优于-101 d Bc/Hz,RMS jitter仅41.89 fs,杂散为-79.08 d Bc,核心功耗为42.9 m W。4.对0.25～0.40 THz成像雷达系统进行分析,根据上两款芯片对于抖动和啁啾线性度性能提升技术的分析与实践,制定了FMCW高性能频率合成器结构及设计指标。基于亚采样锁相环和辅助锁频环,结合数字时间转换器和可连续频率切换的“Zig-Zag”VCO进行FMCW高性能频率合成器的设计。对亚采样扫频锁相环的三种工作模式进行了详细描述。提出的“Zig-Zag”VCO在输出频率范围内可连续调谐,利用增益校准模块优化啁啾线性度。芯片后仿结果表明,频率合成器工作在小数模式时,TT,27℃,锁定范围为20.2～34.5 GHz,1 MHz频偏处相位噪声优于-110 d Bc/Hz,RMS jitter为58.2 fs,杂散优于-74.57 d Bc;工作在扫频模式时,可以实现12.5 GHz的连续啁啾输出,调频均方根误差为121.4 k Hz,FOMchirp仅0.001%,核心功耗为49 m W。该款频率合成器同时实现了超低抖动、超大啁啾和高调谐线性度。相关论文已被ISCAS2022录用。