论文部分内容阅读
ISAR成像雷达具有全天时、全天候、多场景下高分辨率图像的获取能力,在目标探测领域具有无可比拟的优势,因此在军事领域得到了大力发展。现阶段,各种超分辨优化算法层出不穷,极大地推动了ISAR成像技术的发展。与此同时,随着ISAR成像算法的日益复杂,数据量和运算量倍增,其实时处理技术面临瓶颈。本文结合ISAR成像算法的运算特点,搭建了基于OPEN VPX架构的实时信号处理平台,该平台集成了信号采集、信号处理、信号转接等多种功能板卡。系统可以直接连接至雷达前端,完成回波实时采集、传输、成像、显控等整个成像流程。其中,设计了基于SRIO协议的数据转接和主控模块,提高了系统功能的可扩展性,算法设计者可依需对系统功能自由配置。针对宽带高分辨ISAR成像算法的实时处理问题,提出基于高性能FPGA实现ISAR成像算法的完整流程,本文完成的主要工作如下:(1)设计了在5Gsps采样率下,对中频1.25GHz,带宽1GHz的雷达回波信号直接采样后快速数字下变频的FPGA硬件电路。优化的基于12路快行FIR滤波器架构的快速数字下变频算法在满足算法实时性要求的同时,因其良好可拓展性和灵活性,可推广到更高采样率下的数字下变频;(2)在直接采样模式下,利用二维FFT算法,在FPGA内实现了2M点数一维FFT实时运算。基于XC7VX690T FPGA芯片的8路FFT并行模块设计和基于QDR SRAM芯片的矩阵行列转置硬件电路设计显著的提高了算法实时处理性能。该优化的二维FFT算法在5.24ms内完成了2M点数一维FFT运算,其运行效率远远高于TMS320C6678 DSP芯片;(3)在去斜采样模式下,在XC7VX690T FPGA中实现了ISAR成像算法的完整流程。其中包括对包络对齐、自聚焦算法模块的优化设计和并行加速、对最小二乘法初相预估算法中方差归一化排序、复数模值计算等超越运算的高效实现、对DDR3SDRAM按块缓存高效转置算法的硬件电路设计等。经过FPGA和MATLAB处理结果的对比,证明了在FPGA中实现ISAR成像算法的可行性、实时性和灵活性。