随着互联网流量的迅速增长,现有路由器将很快无法满足网络的交换和路由需求。为此,要进一步提高路由器的性能,T比特路由器将成为互连骨干网不可缺少的设备。而交换结构则是限制路由器性能的关键因素。 交换网络的设计主要包括交换结构、调度算法、队列管理机制等方面,本文结合国家863项目“可扩展到T比特的高性能IPv4/v6路由器基础平台及实验系统”,围绕这三个方面进行了大量的研究工作,提出了采用4层PPS结构来构建T比特路由器中端口交换模块,而在PPS结构的每层中则采用在输入输出端均设置缓存队列的CIOQ结构,仅用2倍的内部加速比就可实现N倍加速的输出排队交换。同时在调度端实现了改进的加权差额轮询调度策略(MWDRR)与队列管理的随机早期丢弃算法(RED)。 随着交换容量和交换速率的提高,采用硬件来实现高端路由器中的交换结构是必然的。我们选用了Xilinx公司较先进的FPGA芯片VirtexⅡ Pro系列的XC2VP70—6FF1704C芯片,充分利用该器件所提供的丰富的硬件资源,实现了所提方案中的交换与调度功能。同时,考虑到今后高端路由器的发展方向,模块外部接口均采用标准的并行光纤接口,具有较强的可移植性。而本模块的高速PCB也是设计的重点,其质量直接关系到整个系统的性能好坏。 高性能大容量的交换模块对高端路由器的发展具有至关重要的作用,所以本课题的研究具有较高的应用价值。