在纳米技术时代，由于晶体管特征尺寸越来越小，工艺偏差和掺杂效应等因素的影响越来越大，使得众核处理器的成品率不断降低。为解决这一问题，产业界一般采用“N+M”核级冗余容错设计机制。而众核处理器在具体使用时，由于各个核心的负载和所处的空间位置不同，造成各个核心产热和散热不均匀，进而导致处理器上出现一些温度很高的热点。处理器的热点区域将加速老化，大大降低其生命期可靠性。考虑到这一现状，本文以嵌入式流程序为用户软件模型，研究了同构 2D-Mesh 瓦片式众核处理器的可靠性优化拓扑重构算法。具体工作如下：
　　（1）研究了电子迁移效应下，嵌入式流程序任务集合向同构2D-Mesh 瓦片式众核处理器不同核心集合绑定时的平台可靠性的差异。结果表明，对于同一众核平台，当总体负载一定时，随着被分配任务核心的增加，单个任务周期内的处理器核心老化效应增大；当被绑定核心的数量一定时，核心在处理器上的位置越分散，核心的老化效应越低。同时，这也说明了众核处理器以可靠性为优化目标进行拓扑重构的必要性。
　　（2）设计了一种考虑电子迁移效应，以可靠性为单一优化目标的同构 2D-Mesh 瓦片式众核处理器拓扑重构算法。首先，建立了众核处理器的可靠性模型，该模型同时考虑了处理器内核和链路两个关键因素。通过对系统可靠性的蒙特卡罗仿真，揭示了链路老化效应对处理器系统可靠性的影响很小。在此基础上，建立了考虑电子迁移效应的可靠性优化问题，并设计实现了温度感知的模拟退火拓扑重构算法。实验证明，该方法以牺牲一定时效性为代价，显著性地提高了众核处理器的可靠性。
　　（3）设计了一种兼顾可靠性和时效性双优化目标的同构2D-Mesh瓦片式众核处理器拓扑重构算法。首先建立了可靠性和时效性双优化目标的问题模型；然后把该双优化问题转化为在优先保障可靠性目标值的基础上，求解系统最优时效性；最后基于模拟退火算法框架对该双优化算法进行了实现。仿真实验验证了该双优化算法对于可靠性和时效性的平衡效果。
　　论文对提升众核处理器的使用可靠性做了一些探索。成果有益于设计高可信性计算机系统。