本文研究内容是为“十一五”预研项目《高性能军用网络处理器技术》做技术储备。本文在考查RISC引擎在网络处理器SoC中应用的基础上，重点研究了RISC的指令流水线技术，并给出一个简单的设计实现方案，在此设计中增加了CRC32并行计算功能。 本文分三个部分： 首先，介绍了RISC引擎在网络处理器SoC中的重要作用。 其次，考察了RISC的指令流水线关键技术。对于指令流水线引起的数据冒险和控制冒险，以及解决数据冒险和控制冒险的方法和由此发展起来的RISC结构方案，给予了详细的阐述。重点研究通过旁路技术、寄存器换名和保留站等技术方法来解决数据冒险问题；研究采用暂停流水线和动态分支预测等技术方法来解决控制冒险问题；同时还研究了基于硬件的预测法和多发射技术等高级RISC流水线结构。 最后，本文研究了一个开源的RISC体系结构——0penRISC，并参考OpenRISC用Verilog HDL实现了RISC指令流水线；在此基础上，对这个RISC指令流水线做专门的优化，增加CRC32并行计算指令和相应的硬件逻辑，使其更加适用于网络通信协议数据帧/包的处理。仿真测试结果表明上述设计方案正确。