论文部分内容阅读
深亚微米加工工艺的实现使得数字集成电路在现代社会的生产生活中应用越来越广泛,然而深亚微米加工工艺的实现同样使得数字集成电路越来越容易受到各种故障的影响。为了提高数字集成电路的可靠性,在电路的设计阶段需要加入一些可测性设计方法。本文研究了在线内建自测试法、全自检在线测试法以及基于扫描设计的在线测试法三种可测性设计方法。针对组合电路在线测试问题,本文研究了在线内建自测试方法。本文采用的设计思路是首先使用基于比较器的响应分析器来降低电路的在线测试延时,然后通过输出端口优化的算法的引入来降低电路的硬件成本。最后为了使所有的组合电路都可以采用本文提出的在线内建自测试方法进行在线测试,本文还提出了一种新型的测试控制单元结构。验证结果表明本文提出的在线内建自测试方法可以非常有效地检测出被测电路中存在的故障。在一些对电路可靠性要求非常高的应用场合中,不仅需要能够在尽可能短的时间内检测出被测电路中存在的故障而且还需要能够检测出测试电路自身存在的故障,本文研究了全自检在线测试方法。本文采用了对全自检功能电路以及全自检校验器两个模块分别研究的思路,在本文中同样给出了两个模块的具体设计实现方法。验证结果表明本文提出的方法可以有效的检测出被测电路及测试电路自身存在的故障。针对时序电路在线测试问题,本文研究了基于扫描设计的在线测试方法。本文采用的思路是通过新型扫描设计单元的引入来解决之前的基于扫描设计的在线测试方法无法进行在线测试的问题,但是本文提出的新型扫描单元同样会带来较大的硬件冗余。为了进一步提高本文提出的基于扫描设计的在线测试方法的适用性,在本文中同样提出了一种等效输入/输出端口的优化方法。实验结果表明相较于之前的方法本文提出的基于扫描设计的在线测试方法具有更低的硬件成本,同时验证平台上的验证结果也表明了本文提出的方法可以很好的完成并发测试并且能够非常有效地检测出被测电路中存在的故障。