论文部分内容阅读
随着电池供电的便携式电子设备的流行,功耗已经成为电路设计中一个重要的指标。而模数转换器(ADC)作为通信信息链中的核心一环,ADC中的低功耗设计也成为了工程师的热门研究课题。流水线模数转换器已经被证明是最适合实现高速高精度ADC的结构,本文基于TSMC0.18μm CMOS昆合信号工艺设计一款低功耗的14位100-MS/s的流水线ADC,采用的技术是将前端采样保持电路(SHC)并入第一流水线级,在后面的流水线级相邻两级运放共享。运算放大器单元的功耗是流水线ADC中模拟功耗的主要组成部分,针对运放有很多降低功耗的技术,例如开关运放技术、双采样技术、运放共享技术以及运放和电容共享技术。其中运放共享技术是通过相邻的流水线级共用一个运放来降低功耗,但该技术存在记忆效应并且引入的额外开关将会影响运放的建立时间；运放和电容共享技术是在运放共享的基础上通过共享反馈电容上的电荷用于下一级的放大来进一步降低功耗,但该技术存在额外的置零状态并且引入的额外开关将会影响运放的建立时间。针对这两种低功耗技术进行了改进以消除技术缺陷,并基于改进后的低功耗技术将流水线ADC的前端采样保持电路(SHC)并入第一流水线级,在后面的流水线级相邻两级进行了改进后的运放共享,在基本不降低性能的情况下做到了低功耗设计。本文设计的14位100-MS/s流水线ADC主要包括SMDAC(合并后的SHC和第一流水线级)、级间共享运放的各流水线级、电压基准电路以及数字校正电路,电路仿真ADC可达到77.6dB的信号噪声失调比(SNDR),87.3dB的无杂散动态范围(SFDR),±0.4LSB的微分非线性(DNL),±1LSB的积分非线性(INL),0.56pJ/conv的品质因数(FOM),在3.3V供电情况下功耗为350mW,满足设计要求。