低密度奇偶校验(Low-density Parity-check，LDPC)码是一种具有逼近Shannon限性能的优秀纠错编码，在无线通信、卫星通信、数字广播和磁盘存储等诸多领域得到了广泛地应用。本论文探讨了LDPC码在后3代(B3G)移动通信系统和基于通信的列车控制(CBTC)系统中的应用，针对B3G和CBTC系统在差错平底、编译码复杂度及硬件复杂度等方面提出的要求，对LDPC码的构造、并行级联与译码器设计进行了研究。第三章提出了两种低差错平底LDPC码构造法，即基于环多项式的渐进边增长(PEGP)构造法和基于加权环多项式的渐进边增长(PEGWP)构造法。PEGP构造法不仅实现了较大的围长，而且减少了短环的数量；PEGWP构造法还尽可能地避免短环通过节点度较低的比特节点。仿真结果表明，PEGP和PEGWP构造法明显地改善了码字的性能，降低了差错平底。第四章提出了快速编码LDPC码的构造方法，直接构造具有近似下三角校验矩阵的LDPC码。该码不仅具有线性编码复杂度，且编码前无需进行行列重排，而译码性能则几乎没有恶化。第五章提出了一种新的级联码——并行交织级联LDPC(PIC-LDPC)码。PIC-LDPC码将长码字的译码分解为若干个短码字的译码，利用交织器实现了各短码字之间的信息交换，以较低的译码复杂度和存储器占用，实现了较好的性能。第六章对LDPC和PIC-LDPC译码器的设计进行了研究。针对串行结构译码器译码速度较低的不足，提出了两种改进的译码时序设计方案，即基于更新群的时序设计方案和基于分散式校验的时序设计方案。两种改进设计方案不仅大幅度地提高了译码速度，而且改善了译码性能，使得采用低成本FPGA芯片实现中、高速译码成为现实。