随着电子技术的迅猛发展,系统运行频率的不断提高,信号在PCB互连系统中正确传输越来越难,保证设计高速系统时的信号完整性已经成为影响PCB投板成功率的重要因素之一。高速PCB设计中,电路互连对信号完整性影响主要表现为信号的反射和串扰。本文在介绍高速PCB信号完整性的基本设计流程和传输线理论的基础上,在进行PCB布局布线前,深入分析了影响信号完整性的PCB叠层设置和阻抗控制的设计方法,并分析了用于仿真的模型创建和校验方法。在分析了信号完整性的反射、串扰产生机理的基础上,采用业界常用的信号完整性分析工具Cadence在PCB布局布线前和布线后对高速系统中的反射、串扰问题进行了仿真分析,提出相应的解决方案,调整优化电路,确保信号完整性要求,大大提高了PCB投板成功率。本文的主要工作：对信号完整性仿真流程、模型选择与创建、反射、串扰进行了较深入的理论分析；给出了在常见情况下解决信号完整性问题的一些方法,并进行了相应的仿真验证；根据实际电路板项目要求,运用信号完整性分析方法,完成了PCB电路板的设计与仿真分析。