半导体技术的进步和应用对计算能力的需求不断促进着体系结构的发展。当前主流的多核处理器，由于其通用性设计，即使将来单芯片集成更多的通用核，也难以满足计算密集型应用的高性能需求。因此，一些多核处理器集成了ASIC加速核来加速特定的应用，性能很高却无法加速定制以外的应用，缺乏灵活性。而可重构加速器可以达到远高于通用核的性能并保持远高于ASIC的灵活性，并且可重构硬件在动态局部重构、多配置上下文结构等方面的发展也为其带来更高的灵活性和实用性。　　 可重构处理器一般由通用核和可重构处理单元构成，已有的可重构处理器结构研究大多是基于单通用核结构，目前亟需进行多通用核架构上的可重构多核处理器结构研究。在可重构多核结构上，多个通用核发起可重构处理单元的调用请求的次数和频率将比单核结构有较大提高，为了高效响应请求和执行、并高效管理利用可重构资源，还需开展可重构任务支持和管理调度研究。此外，在并发多可重构任务情况下，还需考虑可重构功能核实现的性能和可重构资源平衡。　　 因此，本文根据处理器体系发展趋势，研究如何在现有多核处理器体系中扩展集成可重构处理单元，在该扩展结构上可重构处理单元的运行时支持和可重构任务管理调度，以及多可重构功能核实现间面积和性能平衡的优化选取。本文主要从以下三个方面进行了研究：　　 (1)建立了可重构多核处理器结构模型，通过分析可重构处理单元执行效率的影响因素，得到可重构多核处理器结构的设计原则，并在此指导下设计了一种可重构多核处理器结构，包括通用处理核的扩展、互连结构设计、可重构处理单元设计以及可重构处理单元管理器设计；　　 (2)提出了执行与配置分离的处理模式，在提高可重构功能核的执行效率的同时避免过度频繁的管理调度，降低系统开销；并且在考虑可重构资源的单位面积利用效率的情况下，提出了3种可重构任务动态调度算法；　　 (3)针对相同功能的可重构功能核存在多种实现的情况，提出了系统性能约束驱动的功能核实现优化选取方法，目的是达到性能和可重构资源的平衡，充分发挥功能核性能并避免资源浪费。　　 最后，本文采用软件模拟和硬件仿真相结合的实验方法，基于Simics模拟器和XilinxV5 FPGA对设计和优化方法进行了实验验证。实验结果表明：本文提出的结构上定制应用的执行性能远高于通用多核处理器，并且该结构的灵活性设计相对于通用核与可重构处理单元一一对应的结构的执行性能和资源利用率也有较大幅度的提高；本文提出的处理模式和调度算法在提高系统运行性能和可重构资源利用率的同时，有效控制甚至降低可重构任务管理调度和重配置的开销；约束驱动的可重构功能核优化选取方法在充分发挥功能核性能的同时可能节省大量的可重构资源。　　 本文从可重构多核处理器体系结构以及该结构上的可重构任务系统支持等方面，对多核架构上的可重构硬件加速计算进行了研究、给出了相应的解决方案并通过实验验证了解决方案的有效性。