为了支持高能物理实验的深入研究,欧洲核子中心（CERN）计划于2025年开展大型强子对撞机LHC向高亮度LHC的重大升级工作。高亮度LHC的预期目标包括延长运行寿命、质子束团对撞能量达到14 TeV、瞬时亮度提升至7.5 × 1034 cm-2s-1,且积分亮度增加10倍。LHC升级对CMS探测器提出了很多全新的要求,其中包括安装一种新型的最小电离粒子时间探测器。它由桶形和端盖两部分构成,将分别放在硅像素径迹探测器的最外层和桶形电磁量能器的最内层之间,以及硅像素径迹探测器的末端和高粒度端盖量能器的前端之间的薄层区域,在高辐照和高堆积率的条件下,用来精确测量喷注（jet）中带电粒子的到达时间。其中,CMS端盖时间探测器选用新兴的低增益雪崩二极管LGAD作为前端探测器,要求单次径迹在两层端盖层上的总时间分辨率高达30～40 ps,辐照耐受性高达1.6 × 1015neq/cm2的等效中子总通量。因此,与LGAD匹配的、低功耗、高时间分辨率、且适应低温和高辐照环境的读出电子学成为全新的研究内容,也是CMS二期升级中的关键研究方向之一。该读出电子学的研发由美国费米国家加速器实验室主导,全世界多家高校和研究单位参与合作。本论文阐述了 CMS端盖时间探测器前端读出芯片ETROC系列的设计方法和具体实现。ETROC是世界上第一款采用65nm CMOS工艺、LGAD专用的16 × 16阵列式时间测量和读出芯片。为了满足芯片总功耗小于1W的要求,采用了结构简单的前端模拟电路,选择了带休眠模式和自校准功能的时间测量方案,增加了时钟门控设计,极大地降低无粒子击中时的功耗。使用CERN提供的抗辐照工艺库,并对关键的数字电路采用三模冗余和自动校正的设计技术,从而提高芯片的抗辐照特性。本论文的主要内容和创新点如下:1.首次在65 nm CMOS工艺采用稳压共源共栅跨阻放大器（RGCTIA）结构的前置放大器,实现了高能物理界最低功耗的LGAD前端模拟读出电路,其单通道功耗为1.8 mW,时间分辨率不超过30 ps。2.首次采用单链门控环形振荡器及可休眠的TDC控制器架构,实现了最低功耗的TDC,TDC控制器由粒子击中产生的脉冲前沿唤醒,产生门控信号。TDC控制器工作时功耗为353μW,休眠时功耗仅为54μW;实际测试结果表明,当粒子击中率为1%时,TDC总功耗仅为97μW。另外,该控制器还提供了一个可编程的、最宽可达12.5ns的TDC时间测量窗口,增强了识别长寿命粒子的能力。3.提出并实现了一种新型的片内甄别器阈值自动校准电路,该电路能快速匹配到一个优化的阈值电压,从而解决了由温度、辐照、工艺失配等因素引起的基线漂移问题。40MHz时钟下,校准时间仅为35 ms。4.在移植CERN研发的lpGBT芯片的锁相环PLL的基础上,增加了抗辐照的自动频率校准电路,实现了低抖动、多频率的ETROC时钟发生器。测试结果表明时钟的随机性抖动的均方值小于2 ps,确定性抖动的峰峰值不超过8 ps,且满足辐照要求。5.提出并实现了一种寄存器阵列式分布、规模可扩展的I2C从机设计,解决了大量寄存器访问的路由不足问题,从而降低了大型芯片的集成复杂度。目前,单通道前端模拟读出电路原型芯片ETROC0、4 × 4多通道阵列读出原型芯片ETROC1和时钟发生器独立测试芯片ETROCPLL均已流片,其中ETROC0、ETROC1均已完成实验室测试和束流测试,ETROCPLL完成了电子学测试和辐照测试。测试结果表明它们都满足设计要求,并具有良好的性能指标。集成了简化版阵列式可扩展I2C从机电路的ET2test芯片正在流片中,测试工作将于年底开展。全功能原型芯片ETROC2的设计工作基本完成,集成工作正在进行中,预计于2022年第一季度提交流片。